Assuntos: SISTEMAS EMBUTIDOS, DESENVOLVIMENTO DE MICROPROCESSADORES, GERAÇÃO DE CÓDIGO (OTIMIZAÇÃO), ANÁLISE DE DESEMPENHO (SIMULAÇÃO), BENCHMARKS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
KOFUJI, Jussara Marândola. Método otimizado de arquitetura de coerência de cache baseado em sistemas embarcados multinúcleos. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-03042012-082623/. Acesso em: 06 ago. 2024.APA
Kofuji, J. M. (2011). Método otimizado de arquitetura de coerência de cache baseado em sistemas embarcados multinúcleos (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-03042012-082623/NLM
Kofuji JM. Método otimizado de arquitetura de coerência de cache baseado em sistemas embarcados multinúcleos [Internet]. 2011 ;[citado 2024 ago. 06 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-03042012-082623/Vancouver
Kofuji JM. Método otimizado de arquitetura de coerência de cache baseado em sistemas embarcados multinúcleos [Internet]. 2011 ;[citado 2024 ago. 06 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-03042012-082623/