πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo (2018)
- Authors:
- USP affiliated authors: RUGGIERO, CARLOS ANTONIO - IFSC ; SILVA JÚNIOR, JOSÉ TEIXEIRA DA - IFSC
- Unidade: IFSC
- Subjects: PROCESSAMENTO DE DADOS; ALGORITMOS
- Agências de fomento:
- Language: Português
- Imprenta:
- Publisher: Sociedade Brasileira de Computação - SBC
- Publisher place: São Paulo
- Date published: 2018
- Source:
- Título: Anais
- Conference titles: Simpósio de Sistemas Computacionais de Alto Desempenho - WSCAD
-
ABNT
SILVA JUNIOR, J. T. e MATIAS, P. e RUGGIERO, Carlos Antônio. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo. 2018, Anais.. São Paulo: Sociedade Brasileira de Computação - SBC, 2018. Disponível em: http://wscad.sbc.org.br/2018/anais/main-wscad-wch.pdf. Acesso em: 29 jan. 2026. -
APA
Silva Junior, J. T., Matias, P., & Ruggiero, C. A. (2018). πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo. In Anais. São Paulo: Sociedade Brasileira de Computação - SBC. Recuperado de http://wscad.sbc.org.br/2018/anais/main-wscad-wch.pdf -
NLM
Silva Junior JT, Matias P, Ruggiero CA. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo [Internet]. Anais. 2018 ;[citado 2026 jan. 29 ] Available from: http://wscad.sbc.org.br/2018/anais/main-wscad-wch.pdf -
Vancouver
Silva Junior JT, Matias P, Ruggiero CA. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo [Internet]. Anais. 2018 ;[citado 2026 jan. 29 ] Available from: http://wscad.sbc.org.br/2018/anais/main-wscad-wch.pdf - πFlowMR: um protótipo baseado no modelo a fluxo de dados, escalável, implementado em um cluster de FPGAs de baixo custo
- FlowMR: um protótipo baseado no modelo a fluxo de dados dinâmico, escalável, implementado em um cluster de FPGAs de baixo custo
- piFlowMR: um protótipo baseado no modelo a fluxo de dados dinâmico, escalável, implementado em um cluster de FPGAs de baixo custo
- PIFLOW - projeto, simulação e implementação de um protótipo dataflow em FPGA
- piFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo
- Reducao de bits de emparelhamento de maquina de fluxo de dados de manchester
- Análise de transmissão e recepção de som e imagem em redes avançadas baseadas em IP
- Proposta e simulacao de uma arquitetura dataflow hibrida
- Protótipo dataflow implementado em FPGA
- Protótipo dataflow em FPGA
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
