A hardware/software codesign for the chemical reactivity of BRAMS (2017)
- Authors:
- Autor USP: MARQUES, EDUARDO - ICMC
- Unidade: ICMC
- DOI: 10.1109/DSD.2017.48
- Subjects: SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA; ROBÓTICA
- Keywords: Codesign; FPGA; OpenCL; BRAMS
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Los Alamitos, CA
- Date published: 2017
- Source:
- Título do periódico: Proceedings
- Conference titles: Euromicro Conference on Digital System Design - DSD
- Este periódico é de assinatura
- Este artigo é de acesso aberto
- URL de acesso aberto
- Cor do Acesso Aberto: green
- Licença: other-oa
-
ABNT
SOUZA JUNIOR, Carlos Alberto Oliveira de e PEREIRA, Erinaldo da Silva e MARQUES, Eduardo. A hardware/software codesign for the chemical reactivity of BRAMS. 2017, Anais.. Los Alamitos, CA: IEEE, 2017. Disponível em: https://doi.org/10.1109/DSD.2017.48. Acesso em: 18 set. 2024. -
APA
Souza Junior, C. A. O. de, Pereira, E. da S., & Marques, E. (2017). A hardware/software codesign for the chemical reactivity of BRAMS. In Proceedings. Los Alamitos, CA: IEEE. doi:10.1109/DSD.2017.48 -
NLM
Souza Junior CAO de, Pereira E da S, Marques E. A hardware/software codesign for the chemical reactivity of BRAMS [Internet]. Proceedings. 2017 ;[citado 2024 set. 18 ] Available from: https://doi.org/10.1109/DSD.2017.48 -
Vancouver
Souza Junior CAO de, Pereira E da S, Marques E. A hardware/software codesign for the chemical reactivity of BRAMS [Internet]. Proceedings. 2017 ;[citado 2024 set. 18 ] Available from: https://doi.org/10.1109/DSD.2017.48 - Jato de tinta tem boa impressao em cores
- Travelmate 6.020 tem bom desempenho, mas e caro
- Implementacao de uma unidade central de processamento (ucp) utilizando-se metodologias avancadas para projeto de hardware
- Projeto de uma rede local de computadores de alta velocidade
- Implementação de um monitor para o kitlasd, baseado no microprocessador intel
- Um sistema em desenvolvimento de mapeamento e localização simultâneos usando multi-câmeras para robôs móveis
- Uma metodologia para análise de desempenho em códigos executados no processador Nios II
- Processador duplo gera boa performance
- Implementação do barramento on-chip AMBA baseada em computação reconfigurável
- A special-purpose language for implementing pipelined FPGA-based accelerators
Informações sobre o DOI: 10.1109/DSD.2017.48 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas