A special-purpose language for implementing pipelined FPGA-based accelerators (2015)
- Authors:
- Autor USP: MARQUES, EDUARDO - ICMC
- Unidade: ICMC
- DOI: 10.1109/FDL.2015.7306085
- Subjects: SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA; ROBÓTICA
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Los Alamitos, CA
- Date published: 2015
- Source:
- Título: Proceedings
- ISSN: 1636-9874
- Conference titles: Forum on Specification and Design Languages - FDL
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
OLIVEIRA, Cristiano B. de et al. A special-purpose language for implementing pipelined FPGA-based accelerators. 2015, Anais.. Los Alamitos, CA: IEEE, 2015. Disponível em: https://doi.org/10.1109/FDL.2015.7306085. Acesso em: 05 out. 2024. -
APA
Oliveira, C. B. de, Menotti, R., Cardoso, J. M. P., & Marques, E. (2015). A special-purpose language for implementing pipelined FPGA-based accelerators. In Proceedings. Los Alamitos, CA: IEEE. doi:10.1109/FDL.2015.7306085 -
NLM
Oliveira CB de, Menotti R, Cardoso JMP, Marques E. A special-purpose language for implementing pipelined FPGA-based accelerators [Internet]. Proceedings. 2015 ;[citado 2024 out. 05 ] Available from: https://doi.org/10.1109/FDL.2015.7306085 -
Vancouver
Oliveira CB de, Menotti R, Cardoso JMP, Marques E. A special-purpose language for implementing pipelined FPGA-based accelerators [Internet]. Proceedings. 2015 ;[citado 2024 out. 05 ] Available from: https://doi.org/10.1109/FDL.2015.7306085 - Projeto de um subsistema de comunicação para aplicações em tempo real
- Requisitos de hardware para processamento a fluxo de dados distribuidos
- Design of the matching unit of a massively parallel dataflow computing systems
- Projeto de uma rede local de computadores de alta velocidade
- Implementação do método de campos potenciais para navegação de robôs móveis baseada em computação reconfigurável. (cdrom)
- Metodologia para implementação de controladores PID em FPGAs
- Um novo paradigma para o ensino de hardware - hardware básico e lógica digital
- A parallel hardware architecture for scale and rotation invariant feature detection
- Celular investe em recursos multimídia
- Celular do tipo deslizante tem boa qualidade de áudio
Informações sobre o DOI: 10.1109/FDL.2015.7306085 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
