Tolerating medium latencies on data caches with hardware-based prefeching (1997)
- Authors:
- Autor USP: KOFUJI, SERGIO TAKEO - EP
- Unidade: EP
- DOI: 10.1109/CCECE.1997.608340
- Assunto: HARDWARE
- Language: Inglês
- Imprenta:
- Source:
- Título do periódico: Engineering innovation: voyage of discovery
- Conference titles: Canadian Conference on Electrical and Computer Engineering
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
MORENO ORDOÑEZ, Edward David e KOFUJI, Sergio Takeo e MARTINS, Carlos Augusto Paiva da Silva. Tolerating medium latencies on data caches with hardware-based prefeching. 1997, Anais.. New York: IEEE, 1997. Disponível em: https://doi.org/10.1109/CCECE.1997.608340. Acesso em: 20 abr. 2024. -
APA
Moreno Ordoñez, E. D., Kofuji, S. T., & Martins, C. A. P. da S. (1997). Tolerating medium latencies on data caches with hardware-based prefeching. In Engineering innovation: voyage of discovery. New York: IEEE. doi:10.1109/CCECE.1997.608340 -
NLM
Moreno Ordoñez ED, Kofuji ST, Martins CAP da S. Tolerating medium latencies on data caches with hardware-based prefeching [Internet]. Engineering innovation: voyage of discovery. 1997 ;[citado 2024 abr. 20 ] Available from: https://doi.org/10.1109/CCECE.1997.608340 -
Vancouver
Moreno Ordoñez ED, Kofuji ST, Martins CAP da S. Tolerating medium latencies on data caches with hardware-based prefeching [Internet]. Engineering innovation: voyage of discovery. 1997 ;[citado 2024 abr. 20 ] Available from: https://doi.org/10.1109/CCECE.1997.608340 - Sistema LSI-INI: projeto SPADE II
- Desempenho de caches remotos em aplicações científicos com e sem otimizações
- The integrated hypersystems project
- Projeto de um sistema de interconexao de alta velocidade para estacoes de trabalho
- Poli desenvolve tecnologia de ponta para otimizar sistemas de telefonia. [Depoimento]
- Barramento especial para sincronizacao de barreira em maquinas de memoria compartilhada
- Analise de desempenho especial para sincronizacao de barreira em maquinas paralelas de memoria compartilhada
- Impacto das variacoes dos parametros arquiteturais num multiprocessador com dois niveis de hierarquia bus / cache
- Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus
- Delineamento de uma família de osciloscópios digitais
Informações sobre o DOI: 10.1109/CCECE.1997.608340 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
