Performance evaluation of the fixed sequencial perfetching on a bus-based multiprocessor: preliminary results (1996)
- Authors:
- Autor USP: KOFUJI, SERGIO TAKEO - EP
- Unidade: EP
- Assunto: MULTIPROGRAMAÇÃO E MULTIPROCESSAMENTO
- Language: Inglês
- Imprenta:
- Publisher: Ieee Computer Society Press
- Publisher place: Los Alamitos
- Date published: 1996
- Source:
- Título: Proceedings
- Conference titles: International Symposium on Parallel Architectures, Algorithms, and Networks
-
ABNT
MORENO ORDOÑEZ, Edward David e KOFUJI, Sergio Takeo. Performance evaluation of the fixed sequencial perfetching on a bus-based multiprocessor: preliminary results. 1996, Anais.. Los Alamitos: Ieee Computer Society Press, 1996. . Acesso em: 11 out. 2024. -
APA
Moreno Ordoñez, E. D., & Kofuji, S. T. (1996). Performance evaluation of the fixed sequencial perfetching on a bus-based multiprocessor: preliminary results. In Proceedings. Los Alamitos: Ieee Computer Society Press. -
NLM
Moreno Ordoñez ED, Kofuji ST. Performance evaluation of the fixed sequencial perfetching on a bus-based multiprocessor: preliminary results. Proceedings. 1996 ;[citado 2024 out. 11 ] -
Vancouver
Moreno Ordoñez ED, Kofuji ST. Performance evaluation of the fixed sequencial perfetching on a bus-based multiprocessor: preliminary results. Proceedings. 1996 ;[citado 2024 out. 11 ] - Sistema LSI-INI: projeto SPADE II
- Desempenho de caches remotos em aplicações científicos com e sem otimizações
- The integrated hypersystems project
- Projeto de um sistema de interconexao de alta velocidade para estacoes de trabalho
- Poli desenvolve tecnologia de ponta para otimizar sistemas de telefonia. [Depoimento]
- Delineamento de uma família de osciloscópios digitais
- The architecture of a reconfigurable ATM Switch (RECATS)
- Technology and Innovation Management in Higher Education: Cases from Latin America and Europe
- Uma abordagem às camadas físicas e de rede das bandas ISM 915MHz e 2.4GHz: um estudo de qualidade para sua aplicação numa rede de sensores sem fio
- Impacto das variacoes dos parametros arquiteturais num multiprocessador com dois niveis de hierarquia bus / cache
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
