ReP USP - Resultado da busca

Dissertação (Mestrado)
OpenNPU: an open source platform for automatic neural network synthesis for FPGAs. (2023)
Muyal, Thomas Araujo; Zuffo, Marcelo Knörich (Orientador)
Unidade: EP
Subjects: INTELIGÊNCIA ARTIFICIAL, ELETRÔNICA DIGITAL, CIRCUITOS INTEGRADOS VLSI, REDES NEURAIS, INTERNET DAS COISAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MUYAL, Thomas Araujo. OpenNPU: an open source platform for automatic neural network synthesis for FPGAs. 2023. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2023. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-26042023-153703/. Acesso em: 16 nov. 2025.
APA
Muyal, T. A. (2023). OpenNPU: an open source platform for automatic neural network synthesis for FPGAs. (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3142/tde-26042023-153703/
NLM
Muyal TA. OpenNPU: an open source platform for automatic neural network synthesis for FPGAs. [Internet]. 2023 ;[citado 2025 nov. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-26042023-153703/
Vancouver
Muyal TA. OpenNPU: an open source platform for automatic neural network synthesis for FPGAs. [Internet]. 2023 ;[citado 2025 nov. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-26042023-153703/
Artigo de periodico
Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance (2022)
Hernandez Herrera, H. D.; Bregant, Marco ; Sanches, Bruno Cavalcante de Souza ; Van Noije, Wilhelmus Adrianus Maria
Source: Journal of Instrumentation (JINST). Unidades: IF, EP
Subjects: FÍSICA DE PARTÍCULAS, INSTRUMENTAÇÃO (FÍSICA), CIRCUITOS ELETRÔNICOS ANALÓGICOS, CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
HERNANDEZ HERRERA, H. D. et al. Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance. Journal of Instrumentation (JINST), v. 17, n. 4, 2022Tradução . . Disponível em: https://doi.org/10.1088/1748-0221/17/04/C04013. Acesso em: 16 nov. 2025.
APA
Hernandez Herrera, H. D., Bregant, M., Sanches, B. C. de S., & Van Noije, W. A. M. (2022). Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance. Journal of Instrumentation (JINST), 17( 4). doi:10.1088/1748-0221/17/04/C04013
NLM
Hernandez Herrera HD, Bregant M, Sanches BC de S, Van Noije WAM. Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance [Internet]. Journal of Instrumentation (JINST). 2022 ; 17( 4):[citado 2025 nov. 16 ] Available from: https://doi.org/10.1088/1748-0221/17/04/C04013
Vancouver
Hernandez Herrera HD, Bregant M, Sanches BC de S, Van Noije WAM. Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance [Internet]. Journal of Instrumentation (JINST). 2022 ; 17( 4):[citado 2025 nov. 16 ] Available from: https://doi.org/10.1088/1748-0221/17/04/C04013
Dissertação (Mestrado)
Interface de controle e monitoramento para circuitos alimentados em alta tensão variável (2017)
Osinaga Berois, Javier Andres; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Subjects: ALTA TENSÃO, CIRCUITOS ANALÓGICOS, CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OSINAGA BEROIS, Javier Andres. Interface de controle e monitoramento para circuitos alimentados em alta tensão variável. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092017-090653/. Acesso em: 16 nov. 2025.
APA
Osinaga Berois, J. A. (2017). Interface de controle e monitoramento para circuitos alimentados em alta tensão variável (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092017-090653/
NLM
Osinaga Berois JA. Interface de controle e monitoramento para circuitos alimentados em alta tensão variável [Internet]. 2017 ;[citado 2025 nov. 16 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092017-090653/
Vancouver
Osinaga Berois JA. Interface de controle e monitoramento para circuitos alimentados em alta tensão variável [Internet]. 2017 ;[citado 2025 nov. 16 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092017-090653/
Tese (Doutorado)
Diretrizes para uma nova metodologia de projeto digital (2004)
Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Subjects: CAD, CIRCUITOS INTEGRADOS VLSI, ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVEIRA, Reinaldo. Diretrizes para uma nova metodologia de projeto digital. 2004. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2004. . Acesso em: 16 nov. 2025.
APA
Silveira, R. (2004). Diretrizes para uma nova metodologia de projeto digital (Tese (Doutorado). Universidade de São Paulo, São Paulo.
NLM
Silveira R. Diretrizes para uma nova metodologia de projeto digital. 2004 ;[citado 2025 nov. 16 ]
Vancouver
Silveira R. Diretrizes para uma nova metodologia de projeto digital. 2004 ;[citado 2025 nov. 16 ]
Dissertação (Mestrado)
Processador digital para detecção do esgotamento muscular em eletromiogramas de superfície (2003)
Ferreira, Fábio Alves; Pereira, Jose Carlos (Orientador)
Unidade: EESC
Subjects: MÚSCULOS, MEDIDAS ELÉTRICAS, CIRCUITOS INTEGRADOS VLSI, ELETROMIOGRAFIA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FERREIRA, Fábio Alves. Processador digital para detecção do esgotamento muscular em eletromiogramas de superfície. 2003. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2003. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-09052017-154351/. Acesso em: 16 nov. 2025.
APA
Ferreira, F. A. (2003). Processador digital para detecção do esgotamento muscular em eletromiogramas de superfície (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18133/tde-09052017-154351/
NLM
Ferreira FA. Processador digital para detecção do esgotamento muscular em eletromiogramas de superfície [Internet]. 2003 ;[citado 2025 nov. 16 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-09052017-154351/
Vancouver
Ferreira FA. Processador digital para detecção do esgotamento muscular em eletromiogramas de superfície [Internet]. 2003 ;[citado 2025 nov. 16 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-09052017-154351/
Trabalho de evento
Synthesis of speed-independent circuits from multi-burst graph specification and using gate-level architectures (2001)
Oliveira, Duarte Lopes de; Strum, Marius; Wang, Jiang Chau ; Cunha, Wagner Chiepa
Source: IBERCHIP: proceedings. Conference titles: Workshop IBERCHIP. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Duarte Lopes de et al. Synthesis of speed-independent circuits from multi-burst graph specification and using gate-level architectures. 2001, Anais.. São Paulo: ABINEE, 2001. . Acesso em: 16 nov. 2025.
APA
Oliveira, D. L. de, Strum, M., Wang, J. C., & Cunha, W. C. (2001). Synthesis of speed-independent circuits from multi-burst graph specification and using gate-level architectures. In IBERCHIP: proceedings. São Paulo: ABINEE.
NLM
Oliveira DL de, Strum M, Wang JC, Cunha WC. Synthesis of speed-independent circuits from multi-burst graph specification and using gate-level architectures. IBERCHIP: proceedings. 2001 ;[citado 2025 nov. 16 ]
Vancouver
Oliveira DL de, Strum M, Wang JC, Cunha WC. Synthesis of speed-independent circuits from multi-burst graph specification and using gate-level architectures. IBERCHIP: proceedings. 2001 ;[citado 2025 nov. 16 ]
Artigo de periodico
Redes neurais em VLSI (2000)
Ramirez Hidalgo, Antonio; Ramírez Fernandez, Francisco Javier
Source: Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônicos. Unidade: EP
Subjects: REDES NEURAIS, CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
RAMIREZ HIDALGO, Antonio e RAMÍREZ FERNANDEZ, Francisco Javier. Redes neurais em VLSI. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônicos, n. 09, 2000Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/b9d7905a-c234-4510-b7d9-834ad8e60fa5/BT-PSI-0011_1195983_250820_112852.pdf. Acesso em: 16 nov. 2025.
APA
Ramirez Hidalgo, A., & Ramírez Fernandez, F. J. (2000). Redes neurais em VLSI. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônicos, (09). Recuperado de https://repositorio.usp.br/directbitstream/b9d7905a-c234-4510-b7d9-834ad8e60fa5/BT-PSI-0011_1195983_250820_112852.pdf
NLM
Ramirez Hidalgo A, Ramírez Fernandez FJ. Redes neurais em VLSI [Internet]. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônicos. 2000 ;(09):[citado 2025 nov. 16 ] Available from: https://repositorio.usp.br/directbitstream/b9d7905a-c234-4510-b7d9-834ad8e60fa5/BT-PSI-0011_1195983_250820_112852.pdf
Vancouver
Ramirez Hidalgo A, Ramírez Fernandez FJ. Redes neurais em VLSI [Internet]. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônicos. 2000 ;(09):[citado 2025 nov. 16 ] Available from: https://repositorio.usp.br/directbitstream/b9d7905a-c234-4510-b7d9-834ad8e60fa5/BT-PSI-0011_1195983_250820_112852.pdf
Tese (Livre Docência)
Contribuição ao estudo de autoteste incorporado e desenvolvimento de uma nova técnica de análise de assinatura (1996)
Amazonas, José Roberto de Almeida
Unidade: EP
Subjects: ENGENHARIA ELÉTRICA, CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AMAZONAS, José Roberto de Almeida. Contribuição ao estudo de autoteste incorporado e desenvolvimento de uma nova técnica de análise de assinatura. 1996. Tese (Livre Docência) – Universidade de São Paulo, São Paulo, 1996. Disponível em: https://www.teses.usp.br/teses/disponiveis/livredocencia/3/tde-05112025-145111/pt-br.php. Acesso em: 16 nov. 2025.
APA
Amazonas, J. R. de A. (1996). Contribuição ao estudo de autoteste incorporado e desenvolvimento de uma nova técnica de análise de assinatura (Tese (Livre Docência). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/livredocencia/3/tde-05112025-145111/pt-br.php
NLM
Amazonas JR de A. Contribuição ao estudo de autoteste incorporado e desenvolvimento de uma nova técnica de análise de assinatura [Internet]. 1996 ;[citado 2025 nov. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/livredocencia/3/tde-05112025-145111/pt-br.php
Vancouver
Amazonas JR de A. Contribuição ao estudo de autoteste incorporado e desenvolvimento de uma nova técnica de análise de assinatura [Internet]. 1996 ;[citado 2025 nov. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/livredocencia/3/tde-05112025-145111/pt-br.php
Tese (Livre Docência)
Uma avaliação da metodologia da compilação de silício para o projeto de circuitos integrados de aplicação específica (ASICs) (1990)
Strum, Marius
Unidade: EP
Subjects: CIRCUITOS INTEGRADOS VLSI, SILÍCIO, PROCESSAMENTO DIGITAL DE SINAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
STRUM, Marius. Uma avaliação da metodologia da compilação de silício para o projeto de circuitos integrados de aplicação específica (ASICs). 1990. Tese (Livre Docência) – Universidade de São Paulo, São Paulo, 1990. . Acesso em: 16 nov. 2025.
APA
Strum, M. (1990). Uma avaliação da metodologia da compilação de silício para o projeto de circuitos integrados de aplicação específica (ASICs) (Tese (Livre Docência). Universidade de São Paulo, São Paulo.
NLM
Strum M. Uma avaliação da metodologia da compilação de silício para o projeto de circuitos integrados de aplicação específica (ASICs). 1990 ;[citado 2025 nov. 16 ]
Vancouver
Strum M. Uma avaliação da metodologia da compilação de silício para o projeto de circuitos integrados de aplicação específica (ASICs). 1990 ;[citado 2025 nov. 16 ]
Trabalho de evento
Ulisses: a design environment for highly parametrized vlsi circuits (1989)
Decaluwe, J; Van Noije, Wilhelmus Adrianus Maria
Source: Anais. Conference titles: Congresso da Sociedade Brasileira de Microeletronica. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DECALUWE, J e VAN NOIJE, Wilhelmus Adrianus Maria. Ulisses: a design environment for highly parametrized vlsi circuits. 1989, Anais.. Porto Alegre: Sbmicro/Ufrgs, 1989. . Acesso em: 16 nov. 2025.
APA
Decaluwe, J., & Van Noije, W. A. M. (1989). Ulisses: a design environment for highly parametrized vlsi circuits. In Anais. Porto Alegre: Sbmicro/Ufrgs.
NLM
Decaluwe J, Van Noije WAM. Ulisses: a design environment for highly parametrized vlsi circuits. Anais. 1989 ;[citado 2025 nov. 16 ]
Vancouver
Decaluwe J, Van Noije WAM. Ulisses: a design environment for highly parametrized vlsi circuits. Anais. 1989 ;[citado 2025 nov. 16 ]
Trabalho de evento
Aplicacoes de inteletica (tecnicas de ia) ao projeto de vlsi (1988)
Esposito, Wladimir Roberto
Source: Coletanea de Resultados de Pesquisas. Conference titles: Reuniao de Trabalho do Projeto Estra. Unidade: EP
Subjects: INTELIGÊNCIA ARTIFICIAL, CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ESPOSITO, Wladimir Roberto. Aplicacoes de inteletica (tecnicas de ia) ao projeto de vlsi. 1988, Anais.. São Paulo: Sid Informatica, 1988. . Acesso em: 16 nov. 2025.
APA
Esposito, W. R. (1988). Aplicacoes de inteletica (tecnicas de ia) ao projeto de vlsi. In Coletanea de Resultados de Pesquisas. São Paulo: Sid Informatica.
NLM
Esposito WR. Aplicacoes de inteletica (tecnicas de ia) ao projeto de vlsi. Coletanea de Resultados de Pesquisas. 1988 ;[citado 2025 nov. 16 ]
Vancouver
Esposito WR. Aplicacoes de inteletica (tecnicas de ia) ao projeto de vlsi. Coletanea de Resultados de Pesquisas. 1988 ;[citado 2025 nov. 16 ]
Trabalho de evento-resumo
Aplicacoes de inteletica (tecnicas de ia) ao projeto vlsi (1988)
Esposito, Wladimir Roberto
Source: Anais. Conference titles: Congresso da Sociedade Brasileira de Microeletronica. Unidade: EP
Subjects: INTELIGÊNCIA ARTIFICIAL, CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ESPOSITO, Wladimir Roberto. Aplicacoes de inteletica (tecnicas de ia) ao projeto vlsi. 1988, Anais.. São Paulo: Sbmicro/Epusp, 1988. . Acesso em: 16 nov. 2025.
APA
Esposito, W. R. (1988). Aplicacoes de inteletica (tecnicas de ia) ao projeto vlsi. In Anais. São Paulo: Sbmicro/Epusp.
NLM
Esposito WR. Aplicacoes de inteletica (tecnicas de ia) ao projeto vlsi. Anais. 1988 ;[citado 2025 nov. 16 ]
Vancouver
Esposito WR. Aplicacoes de inteletica (tecnicas de ia) ao projeto vlsi. Anais. 1988 ;[citado 2025 nov. 16 ]

USP Schools

ReP

Filtros

Authors

USP affiliated authors

Date published

Subjects

Source title