ReP USP - Resultado da busca

Tese (Doutorado)
Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência (2018)
Fontebasso Neto, José; Correra, Fatima Salete (Orientador)
Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, ELETROMAGNETISMO, MODELOS MATEMÁTICOS, INDUÇÃO MAGNÉTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FONTEBASSO NETO, José. Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência. 2018. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-141443/. Acesso em: 14 nov. 2025.
APA
Fontebasso Neto, J. (2018). Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-141443/
NLM
Fontebasso Neto J. Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência [Internet]. 2018 ;[citado 2025 nov. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-141443/
Vancouver
Fontebasso Neto J. Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência [Internet]. 2018 ;[citado 2025 nov. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-141443/
Dissertação (Mestrado)
Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício (2007)
Faria, Frederico de; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: CIRCUITOS DIGITAIS (MODELAGEM), CIRCUITOS INTEGRADOS, SISTEMA DE COMUNICAÇÃO, ANÁLISE DE DESEMPENHO, MODELOS MATEMÁTICOS, SILÍCIO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FARIA, Frederico de. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/. Acesso em: 14 nov. 2025.
APA
Faria, F. de. (2007). Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/
NLM
Faria F de. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício [Internet]. 2007 ;[citado 2025 nov. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/
Vancouver
Faria F de. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício [Internet]. 2007 ;[citado 2025 nov. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/
Trabalho de evento
Reusing hardware components with single-state processes (1999)
Melo, Ana Cristina Vieira de
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: IME
Subjects: HARDWARE, ÁLGEBRA, CIRCUITOS INTEGRADOS, MODELOS MATEMÁTICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MELO, Ana Cristina Vieira de. Reusing hardware components with single-state processes. 1999, Anais.. Piscataway: IEEE, 1999. Disponível em: https://doi.org/10.1109/SBCCI.1999.803102. Acesso em: 14 nov. 2025.
APA
Melo, A. C. V. de. (1999). Reusing hardware components with single-state processes. In Proceedings. Piscataway: IEEE. doi:10.1109/SBCCI.1999.803102
NLM
Melo ACV de. Reusing hardware components with single-state processes [Internet]. Proceedings. 1999 ;[citado 2025 nov. 14 ] Available from: https://doi.org/10.1109/SBCCI.1999.803102
Vancouver
Melo ACV de. Reusing hardware components with single-state processes [Internet]. Proceedings. 1999 ;[citado 2025 nov. 14 ] Available from: https://doi.org/10.1109/SBCCI.1999.803102

USP Schools

ReP

Filtros

Subjects