ReP USP - Resultado da busca

Trabalho de evento
Proposal software design methodology for FPGA in space applications (2009)
Castellar, Anderson; Rodrigues, Evandro Luis Linhari
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assuntos: ARQUITETURA DE SOFTWARE, SATÉLITES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CASTELLAR, Anderson e RODRIGUES, Evandro Luis Linhari. Proposal software design methodology for FPGA in space applications. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Castellar, A., & Rodrigues, E. L. L. (2009). Proposal software design methodology for FPGA in space applications. In Proceedings. Piscataway: IEEE.
NLM
Castellar A, Rodrigues ELL. Proposal software design methodology for FPGA in space applications. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Castellar A, Rodrigues ELL. Proposal software design methodology for FPGA in space applications. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
C conversion module for a dynamic data flow tool (2009)
Costa, Kelton Augusto Pontara da; Roda, Valentin Obac; Silva, Jorge Luiz e
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidades: EESC, ICMC
Assuntos: CONVERSORES ELÉTRICOS, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COSTA, Kelton Augusto Pontara da e RODA, Valentin Obac e SILVA, Jorge Luiz e. C conversion module for a dynamic data flow tool. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Costa, K. A. P. da, Roda, V. O., & Silva, J. L. e. (2009). C conversion module for a dynamic data flow tool. In Proceedings. Piscataway: IEEE.
NLM
Costa KAP da, Roda VO, Silva JL e. C conversion module for a dynamic data flow tool. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Costa KAP da, Roda VO, Silva JL e. C conversion module for a dynamic data flow tool. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
Reconfigurable architecture for binary images invariant moments extraction (2009)
Jorge, Guilherme Henrique Reno; Roda, Valentin Obac; Oliver, Juan Pablo; Acle, Julio Perez; Fernández, Sebastian
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assunto: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
JORGE, Guilherme Henrique Reno et al. Reconfigurable architecture for binary images invariant moments extraction. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Jorge, G. H. R., Roda, V. O., Oliver, J. P., Acle, J. P., & Fernández, S. (2009). Reconfigurable architecture for binary images invariant moments extraction. In Proceedings. Piscataway: IEEE.
NLM
Jorge GHR, Roda VO, Oliver JP, Acle JP, Fernández S. Reconfigurable architecture for binary images invariant moments extraction. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Jorge GHR, Roda VO, Oliver JP, Acle JP, Fernández S. Reconfigurable architecture for binary images invariant moments extraction. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
Automatic VHDL generation for solving rotation and scale-invariant template matching in FPGA (2009)
Nobre, Henrique Pires de Almeida; Hae, Yong Kim
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EP
Assunto: PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NOBRE, Henrique Pires de Almeida e HAE, Yong Kim. Automatic VHDL generation for solving rotation and scale-invariant template matching in FPGA. 2009, Anais.. New York: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Nobre, H. P. de A., & Hae, Y. K. (2009). Automatic VHDL generation for solving rotation and scale-invariant template matching in FPGA. In Proceedings. New York: IEEE.
NLM
Nobre HP de A, Hae YK. Automatic VHDL generation for solving rotation and scale-invariant template matching in FPGA. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Nobre HP de A, Hae YK. Automatic VHDL generation for solving rotation and scale-invariant template matching in FPGA. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real (2009)
Luppe, Maximiliam
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assuntos: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, PROCESSAMENTO DE IMAGENS, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LUPPE, Maximiliam. Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Luppe, M. (2009). Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real. In Proceedings. Piscataway: IEEE.
NLM
Luppe M. Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Luppe M. Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
Chopper-controlled PMDC motor drive using VHDL code (2009)
Castoldi, Marcelo Favoreto; Dias, Gabriel Rocha Carvalho; Aguiar, Manoel Luis de ; Roda, Valentin Obac
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assuntos: MOTORES DE INDUÇÃO (CONTROLE), MATLAB
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CASTOLDI, Marcelo Favoreto et al. Chopper-controlled PMDC motor drive using VHDL code. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Castoldi, M. F., Dias, G. R. C., Aguiar, M. L. de, & Roda, V. O. (2009). Chopper-controlled PMDC motor drive using VHDL code. In Proceedings. Piscataway: IEEE.
NLM
Castoldi MF, Dias GRC, Aguiar ML de, Roda VO. Chopper-controlled PMDC motor drive using VHDL code. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Castoldi MF, Dias GRC, Aguiar ML de, Roda VO. Chopper-controlled PMDC motor drive using VHDL code. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware (2009)
Silva, Jorge Luiz e ; Lopes, Joelmir José; Roda, Valentin Obac; Costa, Kelton Augusto Pontara da
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidades: ICMC, EESC
Assuntos: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, HARDWARE, SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e et al. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Silva, J. L. e, Lopes, J. J., Roda, V. O., & Costa, K. A. P. da. (2009). CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. In Proceedings. Piscataway: IEEE.
NLM
Silva JL e, Lopes JJ, Roda VO, Costa KAP da. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Silva JL e, Lopes JJ, Roda VO, Costa KAP da. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
FPGA based real time non-linear image processor (2008)
Pedrino, Emerson Carlos; Roda, Valentin Obac; Ogashawara, Osmar
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assuntos: TEMPO-REAL, ARQUITETURAS PARALELAS, PROCESSAMENTO DIGITAL DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEDRINO, Emerson Carlos e RODA, Valentin Obac e OGASHAWARA, Osmar. FPGA based real time non-linear image processor. 2008, Anais.. Piscataway: IEEE, 2008. . Acesso em: 11 nov. 2025.
APA
Pedrino, E. C., Roda, V. O., & Ogashawara, O. (2008). FPGA based real time non-linear image processor. In Proceedings. Piscataway: IEEE.
NLM
Pedrino EC, Roda VO, Ogashawara O. FPGA based real time non-linear image processor. Proceedings. 2008 ;[citado 2025 nov. 11 ]
Vancouver
Pedrino EC, Roda VO, Ogashawara O. FPGA based real time non-linear image processor. Proceedings. 2008 ;[citado 2025 nov. 11 ]
Trabalho de evento
A control unit for a motion detector based on histograms (2008)
Roda, Valentin Obac; Minhoni, Danilo Carlos Rossetto
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assunto: VISÃO COMPUTACIONAL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
RODA, Valentin Obac e MINHONI, Danilo Carlos Rossetto. A control unit for a motion detector based on histograms. 2008, Anais.. Piscataway: IEEE, 2008. . Acesso em: 11 nov. 2025.
APA
Roda, V. O., & Minhoni, D. C. R. (2008). A control unit for a motion detector based on histograms. In Proceedings. Piscataway: IEEE.
NLM
Roda VO, Minhoni DCR. A control unit for a motion detector based on histograms. Proceedings. 2008 ;[citado 2025 nov. 11 ]
Vancouver
Roda VO, Minhoni DCR. A control unit for a motion detector based on histograms. Proceedings. 2008 ;[citado 2025 nov. 11 ]

Unidades USP

ReP

Filtros

Autores

Autores USP

Assuntos