ReP USP - Resultado da busca

Trabalho de evento
Reconfigurable architecture for binary images invariant moments extraction (2009)
Jorge, Guilherme Henrique Reno; Roda, Valentin Obac; Oliver, Juan Pablo; Acle, Julio Perez; Fernández, Sebastian
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assunto: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
JORGE, Guilherme Henrique Reno et al. Reconfigurable architecture for binary images invariant moments extraction. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Jorge, G. H. R., Roda, V. O., Oliver, J. P., Acle, J. P., & Fernández, S. (2009). Reconfigurable architecture for binary images invariant moments extraction. In Proceedings. Piscataway: IEEE.
NLM
Jorge GHR, Roda VO, Oliver JP, Acle JP, Fernández S. Reconfigurable architecture for binary images invariant moments extraction. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Jorge GHR, Roda VO, Oliver JP, Acle JP, Fernández S. Reconfigurable architecture for binary images invariant moments extraction. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real (2009)
Luppe, Maximiliam
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assuntos: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, PROCESSAMENTO DE IMAGENS, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LUPPE, Maximiliam. Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Luppe, M. (2009). Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real. In Proceedings. Piscataway: IEEE.
NLM
Luppe M. Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Luppe M. Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Trabalho de evento
CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware (2009)
Silva, Jorge Luiz e ; Lopes, Joelmir José; Roda, Valentin Obac; Costa, Kelton Augusto Pontara da
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidades: ICMC, EESC
Assuntos: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, HARDWARE, SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e et al. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 11 nov. 2025.
APA
Silva, J. L. e, Lopes, J. J., Roda, V. O., & Costa, K. A. P. da. (2009). CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. In Proceedings. Piscataway: IEEE.
NLM
Silva JL e, Lopes JJ, Roda VO, Costa KAP da. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. Proceedings. 2009 ;[citado 2025 nov. 11 ]
Vancouver
Silva JL e, Lopes JJ, Roda VO, Costa KAP da. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. Proceedings. 2009 ;[citado 2025 nov. 11 ]

Unidades USP

ReP

Filtros

Autores

Assuntos