ReP USP - Resultado da busca

Tese (Livre Docência)
Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S (2006)
Wang, Jiang Chau
Unidade: EP
Assuntos: MICROELETRÔNICA, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
WANG, Jiang Chau. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006. Tese (Livre Docência) – Universidade de São Paulo, São Paulo, 2006. . Acesso em: 15 nov. 2025.
APA
Wang, J. C. (2006). Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S (Tese (Livre Docência). Universidade de São Paulo, São Paulo.
NLM
Wang JC. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006 ;[citado 2025 nov. 15 ]
Vancouver
Wang JC. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006 ;[citado 2025 nov. 15 ]
Tese (Doutorado)
Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines (2006)
Gonzalez, José Artur Quilici; Wang, Jiang Chau (Orientador)
Unidade: EP
Assuntos: HARDWARE, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GONZALEZ, José Artur Quilici. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines. 2006. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2006. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/. Acesso em: 15 nov. 2025.
APA
Gonzalez, J. A. Q. (2006). Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
NLM
Gonzalez JAQ. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
Vancouver
Gonzalez JAQ. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
Dissertação (Mestrado)
Estimativa de desempenho de uma NoC a partir de seu modelo em SystemC - TLM (2006)
Sepúlveda Flórez, Martha Johanna; Strum, Marius (Orientador)
Unidade: EP
Assuntos: SISTEMAS EMBUTIDOS, SILÍCIO, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SEPÚLVEDA FLÓREZ, Martha Johanna. Estimativa de desempenho de uma NoC a partir de seu modelo em SystemC - TLM. 2006. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2006. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-14122006-152854/. Acesso em: 15 nov. 2025.
APA
Sepúlveda Flórez, M. J. (2006). Estimativa de desempenho de uma NoC a partir de seu modelo em SystemC - TLM (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-14122006-152854/
NLM
Sepúlveda Flórez MJ. Estimativa de desempenho de uma NoC a partir de seu modelo em SystemC - TLM [Internet]. 2006 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-14122006-152854/
Vancouver
Sepúlveda Flórez MJ. Estimativa de desempenho de uma NoC a partir de seu modelo em SystemC - TLM [Internet]. 2006 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-14122006-152854/
Trabalho de evento-resumo
Aplicação de circuitos integrados do tipo FPGA em sistemas controlados por computador para a geração de sinais de estímulos em pesquisa de neurobiofísica (2006)
Slaets, Jan Frans Willem; Laurenti, Maicon Tadeu
Fonte: Resumos. Nome do evento: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo - SIICUSP : Exatas e Engenharias. Unidade: IFSC
Assuntos: CIRCUITOS INTEGRADOS, ESTÍMULOS, MOSCAS, VISÃO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SLAETS, Jan Frans Willem e LAURENTI, Maicon Tadeu. Aplicação de circuitos integrados do tipo FPGA em sistemas controlados por computador para a geração de sinais de estímulos em pesquisa de neurobiofísica. 2006, Anais.. São Paulo: USP, 2006. . Acesso em: 15 nov. 2025.
APA
Slaets, J. F. W., & Laurenti, M. T. (2006). Aplicação de circuitos integrados do tipo FPGA em sistemas controlados por computador para a geração de sinais de estímulos em pesquisa de neurobiofísica. In Resumos. São Paulo: USP.
NLM
Slaets JFW, Laurenti MT. Aplicação de circuitos integrados do tipo FPGA em sistemas controlados por computador para a geração de sinais de estímulos em pesquisa de neurobiofísica. Resumos. 2006 ;[citado 2025 nov. 15 ]
Vancouver
Slaets JFW, Laurenti MT. Aplicação de circuitos integrados do tipo FPGA em sistemas controlados por computador para a geração de sinais de estímulos em pesquisa de neurobiofísica. Resumos. 2006 ;[citado 2025 nov. 15 ]
Dissertação (Mestrado)
Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS (2006)
Franco Neto, Murillo Fraguas; Soares Junior, João Navarro (Orientador)
Unidade: EP
Assuntos: CIRCUITOS INTEGRADOS, AMPLIFICADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FRANCO NETO, Murillo Fraguas. Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS. 2006. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2006. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092006-152855/. Acesso em: 15 nov. 2025.
APA
Franco Neto, M. F. (2006). Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092006-152855/
NLM
Franco Neto MF. Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS [Internet]. 2006 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092006-152855/
Vancouver
Franco Neto MF. Técnica para o projeto de um amplificador operacional folded cascode, classe AB, em tecnologia CMOS [Internet]. 2006 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092006-152855/

Unidades USP

ReP

Filtros

Autores

Assuntos