ReP USP - Resultado da busca

Trabalho de evento
Transformations for functional modules in hierarchical high level synthesis (1997)
Teruya, M Y; Wang, Jiang Chau ; Vale Neto, José Vieira do; Strum, Marius; Jerraya, A A
Fonte: Proceedings. Nome do evento: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TERUYA, M Y et al. Transformations for functional modules in hierarchical high level synthesis. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 15 nov. 2025.
APA
Teruya, M. Y., Wang, J. C., Vale Neto, J. V. do, Strum, M., & Jerraya, A. A. (1997). Transformations for functional modules in hierarchical high level synthesis. In Proceedings. Porto Alegre: UFRGS.
NLM
Teruya MY, Wang JC, Vale Neto JV do, Strum M, Jerraya AA. Transformations for functional modules in hierarchical high level synthesis. Proceedings. 1997 ;[citado 2025 nov. 15 ]
Vancouver
Teruya MY, Wang JC, Vale Neto JV do, Strum M, Jerraya AA. Transformations for functional modules in hierarchical high level synthesis. Proceedings. 1997 ;[citado 2025 nov. 15 ]
Trabalho de evento
A strategy for recursive high level synthesis (1997)
Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Teruya, M Y; Jerraya, A A
Fonte: Proceedings. Nome do evento: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
STRUM, Marius et al. A strategy for recursive high level synthesis. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 15 nov. 2025.
APA
Strum, M., Vale Neto, J. V. do, Wang, J. C., Teruya, M. Y., & Jerraya, A. A. (1997). A strategy for recursive high level synthesis. In Proceedings. Porto Alegre: UFRGS.
NLM
Strum M, Vale Neto JV do, Wang JC, Teruya MY, Jerraya AA. A strategy for recursive high level synthesis. Proceedings. 1997 ;[citado 2025 nov. 15 ]
Vancouver
Strum M, Vale Neto JV do, Wang JC, Teruya MY, Jerraya AA. A strategy for recursive high level synthesis. Proceedings. 1997 ;[citado 2025 nov. 15 ]
Trabalho de evento-resumo
Minimizacao de maquinas de estados finitos por meio de bdds (1996)
Teruya, M Y; Wang, Jiang Chau
Fonte: [Resumos]. Nome do evento: Simposio de Iniciacao Cientifica da Universidade de São Paulo. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TERUYA, M Y e WANG, Jiang Chau. Minimizacao de maquinas de estados finitos por meio de bdds. 1996, Anais.. São Paulo: Usp, 1996. . Acesso em: 15 nov. 2025.
APA
Teruya, M. Y., & Wang, J. C. (1996). Minimizacao de maquinas de estados finitos por meio de bdds. In [Resumos]. São Paulo: Usp.
NLM
Teruya MY, Wang JC. Minimizacao de maquinas de estados finitos por meio de bdds. [Resumos]. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Teruya MY, Wang JC. Minimizacao de maquinas de estados finitos por meio de bdds. [Resumos]. 1996 ;[citado 2025 nov. 15 ]
Trabalho de evento
New method for inverse-image computation in generating the set of equivalent states (1996)
Teruya, M Y; Wang, Jiang Chau
Fonte: Proceedings. Nome do evento: Conference of the Brazilian Microelectronics Society. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TERUYA, M Y e WANG, Jiang Chau. New method for inverse-image computation in generating the set of equivalent states. 1996, Anais.. São Paulo: Sbmicro, 1996. . Acesso em: 15 nov. 2025.
APA
Teruya, M. Y., & Wang, J. C. (1996). New method for inverse-image computation in generating the set of equivalent states. In Proceedings. São Paulo: Sbmicro.
NLM
Teruya MY, Wang JC. New method for inverse-image computation in generating the set of equivalent states. Proceedings. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Teruya MY, Wang JC. New method for inverse-image computation in generating the set of equivalent states. Proceedings. 1996 ;[citado 2025 nov. 15 ]
Trabalho de evento
Using MLPs for fault analysis in analog circuits (1996)
Cabral Júnior, Euvaldo Ferreira; Teruya, M Y
Fonte: Proceedings. Nome do evento: Midwest Symposium on Circuits and Systems. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CABRAL JÚNIOR, Euvaldo Ferreira e TERUYA, M Y. Using MLPs for fault analysis in analog circuits. 1996, Anais.. New York: IEEE, 1996. . Acesso em: 15 nov. 2025.
APA
Cabral Júnior, E. F., & Teruya, M. Y. (1996). Using MLPs for fault analysis in analog circuits. In Proceedings. New York: IEEE.
NLM
Cabral Júnior EF, Teruya MY. Using MLPs for fault analysis in analog circuits. Proceedings. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Cabral Júnior EF, Teruya MY. Using MLPs for fault analysis in analog circuits. Proceedings. 1996 ;[citado 2025 nov. 15 ]
Relatorio tecnico
Utilizacao de redes neurais artificiais para deteccao e identificacao de falhas em circuitos (1995)
Teruya, M Y; Soria, R A B; Cabral Júnior, Euvaldo Ferreira
Unidade: EP
Assuntos: CIRCUITOS ELÉTRICOS, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TERUYA, M Y e SORIA, R A B e CABRAL JÚNIOR, Euvaldo Ferreira. Utilizacao de redes neurais artificiais para deteccao e identificacao de falhas em circuitos. . São Paulo: EpUSP. . Acesso em: 15 nov. 2025. , 1995
APA
Teruya, M. Y., Soria, R. A. B., & Cabral Júnior, E. F. (1995). Utilizacao de redes neurais artificiais para deteccao e identificacao de falhas em circuitos. São Paulo: EpUSP.
NLM
Teruya MY, Soria RAB, Cabral Júnior EF. Utilizacao de redes neurais artificiais para deteccao e identificacao de falhas em circuitos. 1995 ;[citado 2025 nov. 15 ]
Vancouver
Teruya MY, Soria RAB, Cabral Júnior EF. Utilizacao de redes neurais artificiais para deteccao e identificacao de falhas em circuitos. 1995 ;[citado 2025 nov. 15 ]

Unidades USP

ReP

Filtros

Autores