Filtros : "CIRCUITOS INTEGRADOS" "CIRCUITOS DIGITAIS" Limpar

Filtros



Limitar por data


  • Unidade: EP

    Assuntos: CIRCUITOS DIGITAIS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINS, Vinícius Antonio de Oliveira. Verificação funcional para circuitos de transmissão e recepção de sinais mistos. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/. Acesso em: 15 nov. 2025.
    • APA

      Martins, V. A. de O. (2017). Verificação funcional para circuitos de transmissão e recepção de sinais mistos (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/
    • NLM

      Martins VA de O. Verificação funcional para circuitos de transmissão e recepção de sinais mistos [Internet]. 2017 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/
    • Vancouver

      Martins VA de O. Verificação funcional para circuitos de transmissão e recepção de sinais mistos [Internet]. 2017 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/
  • Unidade: EP

    Assuntos: ENGENHARIA ELÉTRICA, CIRCUITOS DIGITAIS, CIRCUITOS INTEGRADOS, ESPECTROSCOPIA, ARITMÉTICA

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CARVALHO, Paulo Roberto Bueno de. Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26012017-085719/. Acesso em: 15 nov. 2025.
    • APA

      Carvalho, P. R. B. de. (2016). Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26012017-085719/
    • NLM

      Carvalho PRB de. Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área [Internet]. 2016 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26012017-085719/
    • Vancouver

      Carvalho PRB de. Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área [Internet]. 2016 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26012017-085719/
  • Unidade: EP

    Assuntos: CRIPTOLOGIA, DISPOSITIVOS ELETRÔNICOS, CIRCUITOS INTEGRADOS, CIRCUITOS DIGITAIS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      DUARTE, Neimar Marques. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável. 2004. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2004. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php. Acesso em: 15 nov. 2025.
    • APA

      Duarte, N. M. (2004). Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php
    • NLM

      Duarte NM. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável [Internet]. 2004 ;[citado 2025 nov. 15 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php
    • Vancouver

      Duarte NM. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável [Internet]. 2004 ;[citado 2025 nov. 15 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php
  • Unidade: EP

    Assuntos: CIRCUITOS INTEGRADOS, CIRCUITOS DIGITAIS, CONTROLADORES DIGITAIS

    Como citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      OLIVEIRA, Duarte Lopes de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2004. . Acesso em: 15 nov. 2025.
    • APA

      Oliveira, D. L. de. (2004). Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada (Tese (Doutorado). Universidade de São Paulo, São Paulo.
    • NLM

      Oliveira DL de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004 ;[citado 2025 nov. 15 ]
    • Vancouver

      Oliveira DL de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004 ;[citado 2025 nov. 15 ]
  • Unidade: EP

    Assuntos: CIRCUITOS INTEGRADOS, CIRCUITOS DIGITAIS

    Como citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      AMAZONAS, José Roberto de Almeida. Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais. 1988. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 1988. . Acesso em: 15 nov. 2025.
    • APA

      Amazonas, J. R. de A. (1988). Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais (Tese (Doutorado). Universidade de São Paulo, São Paulo.
    • NLM

      Amazonas JR de A. Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais. 1988 ;[citado 2025 nov. 15 ]
    • Vancouver

      Amazonas JR de A. Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais. 1988 ;[citado 2025 nov. 15 ]

Biblioteca Digital de Produção Intelectual da Universidade de São Paulo     2012 - 2025