ReP USP - Resultado da busca

Artigo de periodico
Um processador de código aberto personalizável compatível com o ISA do NIOS II e o barramento Avalon (2015)
Pereira, Erinaldo; Matias, Paulo; Marques, Eduardo
Source: Perspectivas em Ciências Tecnológicas. Unidade: ICMC
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, SISTEMAS EMBUTIDOS, ROBÓTICA, COMPUTAÇÃO EVOLUTIVA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEREIRA, Erinaldo e MATIAS, Paulo e MARQUES, Eduardo. Um processador de código aberto personalizável compatível com o ISA do NIOS II e o barramento Avalon. Perspectivas em Ciências Tecnológicas, v. 4, n. 4, p. 192-208, 2015Tradução . . Disponível em: http://www.fatece.edu.br/arquivos/arquivos%20revistas/perspectiva/volume4/12.pdf. Acesso em: 05 out. 2024.
APA
Pereira, E., Matias, P., & Marques, E. (2015). Um processador de código aberto personalizável compatível com o ISA do NIOS II e o barramento Avalon. Perspectivas em Ciências Tecnológicas, 4( 4), 192-208. Recuperado de http://www.fatece.edu.br/arquivos/arquivos%20revistas/perspectiva/volume4/12.pdf
NLM
Pereira E, Matias P, Marques E. Um processador de código aberto personalizável compatível com o ISA do NIOS II e o barramento Avalon [Internet]. Perspectivas em Ciências Tecnológicas. 2015 ; 4( 4): 192-208.[citado 2024 out. 05 ] Available from: http://www.fatece.edu.br/arquivos/arquivos%20revistas/perspectiva/volume4/12.pdf
Vancouver
Pereira E, Matias P, Marques E. Um processador de código aberto personalizável compatível com o ISA do NIOS II e o barramento Avalon [Internet]. Perspectivas em Ciências Tecnológicas. 2015 ; 4( 4): 192-208.[citado 2024 out. 05 ] Available from: http://www.fatece.edu.br/arquivos/arquivos%20revistas/perspectiva/volume4/12.pdf
Tese (Doutorado)
Metodologia para execução de aplicações paralelas baseadas no modelo BSP com tarefas heterogêneas (2015)
Luz, Fernando Henrique e Paula da; Sato, Liria Matsumoto (Orientador)
Unidade: EP
Subjects: PROGRAMAÇÃO PARALELA, ALGORITMOS, ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LUZ, Fernando Henrique e Paula da. Metodologia para execução de aplicações paralelas baseadas no modelo BSP com tarefas heterogêneas. 2015. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-07072016-143329/. Acesso em: 05 out. 2024.
APA
Luz, F. H. e P. da. (2015). Metodologia para execução de aplicações paralelas baseadas no modelo BSP com tarefas heterogêneas (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-07072016-143329/
NLM
Luz FH e P da. Metodologia para execução de aplicações paralelas baseadas no modelo BSP com tarefas heterogêneas [Internet]. 2015 ;[citado 2024 out. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-07072016-143329/
Vancouver
Luz FH e P da. Metodologia para execução de aplicações paralelas baseadas no modelo BSP com tarefas heterogêneas [Internet]. 2015 ;[citado 2024 out. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-07072016-143329/
Dissertação (Mestrado)
Utilização de objetos de aprendizagem para melhoria da qualidade do ensino de hierarquia de memória (2015)
Tiosso, Fernando; Bruschi, Sarita Mazzini (Orientador)
Unidade: ICMC
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, SIMULAÇÃO, SISTEMAS OPERACIONAIS, AMBIENTE DA SALA DE AULA, AVALIAÇÃO DE DESEMPENHO, EDUCAÇÃO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TIOSSO, Fernando. Utilização de objetos de aprendizagem para melhoria da qualidade do ensino de hierarquia de memória. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13082015-142049/. Acesso em: 05 out. 2024.
APA
Tiosso, F. (2015). Utilização de objetos de aprendizagem para melhoria da qualidade do ensino de hierarquia de memória (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13082015-142049/
NLM
Tiosso F. Utilização de objetos de aprendizagem para melhoria da qualidade do ensino de hierarquia de memória [Internet]. 2015 ;[citado 2024 out. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13082015-142049/
Vancouver
Tiosso F. Utilização de objetos de aprendizagem para melhoria da qualidade do ensino de hierarquia de memória [Internet]. 2015 ;[citado 2024 out. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13082015-142049/
Artigo de periodico
BSP cost and scalability analysis for MapReduce operations (2015)
Senger, Hermes; Marin, Mauricio; Marcondes, Cesar Augusto Cavalheiro; Arantes, Luciana; Costa, Veronica Gil; Silva, Fabrício Alves Barbosa da; Sato, Liria Matsumoto
Source: Concurrency Computation: Practice and Experience. Unidade: EP
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, ARQUIVOS DE COMPUTADOR
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SENGER, Hermes et al. BSP cost and scalability analysis for MapReduce operations. Concurrency Computation: Practice and Experience, v. 28, p. 2503-2527, 2015Tradução . . Disponível em: https://doi.org/10.1002/cpe.3628. Acesso em: 05 out. 2024.
APA
Senger, H., Marin, M., Marcondes, C. A. C., Arantes, L., Costa, V. G., Silva, F. A. B. da, & Sato, L. M. (2015). BSP cost and scalability analysis for MapReduce operations. Concurrency Computation: Practice and Experience, 28, 2503-2527. doi:10.1002/cpe.3628
NLM
Senger H, Marin M, Marcondes CAC, Arantes L, Costa VG, Silva FAB da, Sato LM. BSP cost and scalability analysis for MapReduce operations [Internet]. Concurrency Computation: Practice and Experience. 2015 ; 28 2503-2527.[citado 2024 out. 05 ] Available from: https://doi.org/10.1002/cpe.3628
Vancouver
Senger H, Marin M, Marcondes CAC, Arantes L, Costa VG, Silva FAB da, Sato LM. BSP cost and scalability analysis for MapReduce operations [Internet]. Concurrency Computation: Practice and Experience. 2015 ; 28 2503-2527.[citado 2024 out. 05 ] Available from: https://doi.org/10.1002/cpe.3628
Tese (Doutorado)
Uma nova arquitetura para internet das coisas com análise e reconhecimento de padrões e processamento com Big Data (2015)
Souza, Alberto Messias da Costa; Amazonas, José Roberto de Almeida (Orientador)
Unidade: EP
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, INTERNET DAS COISAS, RECONHECIMENTO DE PADRÕES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Alberto Messias da Costa. Uma nova arquitetura para internet das coisas com análise e reconhecimento de padrões e processamento com Big Data. 2015. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-20062016-105809/. Acesso em: 05 out. 2024.
APA
Souza, A. M. da C. (2015). Uma nova arquitetura para internet das coisas com análise e reconhecimento de padrões e processamento com Big Data (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-20062016-105809/
NLM
Souza AM da C. Uma nova arquitetura para internet das coisas com análise e reconhecimento de padrões e processamento com Big Data [Internet]. 2015 ;[citado 2024 out. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-20062016-105809/
Vancouver
Souza AM da C. Uma nova arquitetura para internet das coisas com análise e reconhecimento de padrões e processamento com Big Data [Internet]. 2015 ;[citado 2024 out. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-20062016-105809/

USP Schools

ReP

Filtros

Authors

Subjects