ReP USP - Resultado da busca

Dissertação (Mestrado)
Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio (2004)
Martins, João Paulo Trierveiler; Strum, Marius (Orientador)
Unidade: EP
Subjects: CODIFICAÇÃO, CIRCUITOS DIGITAIS, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINS, João Paulo Trierveiler. Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio. 2004. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2004. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27092004-161308/. Acesso em: 05 dez. 2025.
APA
Martins, J. P. T. (2004). Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27092004-161308/
NLM
Martins JPT. Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27092004-161308/
Vancouver
Martins JPT. Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27092004-161308/
Dissertação (Mestrado)
Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável (2004)
Duarte, Neimar Marques; Zuffo, João Antonio (Orientador)
Unidade: EP
Subjects: CRIPTOLOGIA, DISPOSITIVOS ELETRÔNICOS, CIRCUITOS INTEGRADOS, CIRCUITOS DIGITAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DUARTE, Neimar Marques. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável. 2004. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2004. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php. Acesso em: 05 dez. 2025.
APA
Duarte, N. M. (2004). Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php
NLM
Duarte NM. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php
Vancouver
Duarte NM. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php
Tese (Doutorado)
Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada (2004)
Oliveira, Duarte Lopes de; Strum, Marius (Orientador)
Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, CIRCUITOS DIGITAIS, CONTROLADORES DIGITAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Duarte Lopes de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2004. . Acesso em: 05 dez. 2025.
APA
Oliveira, D. L. de. (2004). Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada (Tese (Doutorado). Universidade de São Paulo, São Paulo.
NLM
Oliveira DL de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004 ;[citado 2025 dez. 05 ]
Vancouver
Oliveira DL de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004 ;[citado 2025 dez. 05 ]
Trabalho de evento
Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS (2004)
Pedrino, Emerson Carlos; Roda, Valentin Obac
Conference titles: Simpósio Latino Americano em Aplicações de Lógica Programável e Processadores Digitais de Sinais em Processamento de Vídeo, Visão Computacional e Robótica. Unidade: EESC
Subjects: CIRCUITOS DIGITAIS, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEDRINO, Emerson Carlos e RODA, Valentin Obac. Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS. 2004, Anais.. São Carlos: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2004. Disponível em: https://repositorio.usp.br/directbitstream/847f7314-29ed-43aa-986e-34eb53665eb4/prod_2043_sysno_1423052.pdf. Acesso em: 05 dez. 2025.
APA
Pedrino, E. C., & Roda, V. O. (2004). Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS. In . São Carlos: Escola de Engenharia de São Carlos, Universidade de São Paulo. Recuperado de https://repositorio.usp.br/directbitstream/847f7314-29ed-43aa-986e-34eb53665eb4/prod_2043_sysno_1423052.pdf
NLM
Pedrino EC, Roda VO. Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: https://repositorio.usp.br/directbitstream/847f7314-29ed-43aa-986e-34eb53665eb4/prod_2043_sysno_1423052.pdf
Vancouver
Pedrino EC, Roda VO. Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: https://repositorio.usp.br/directbitstream/847f7314-29ed-43aa-986e-34eb53665eb4/prod_2043_sysno_1423052.pdf

USP Schools

ReP

Filtros

Authors

Subjects