Filtros : "CIRCUITOS DIGITAIS" "2003" Removido: "Journal of Integrated Circuits and Systems" Limpar

Filtros



Refine with date range


  • Source: IEEE Transactions on Circuits and Systems. Unidade: EP

    Assunto: CIRCUITOS DIGITAIS

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PIQUEIRA, José Roberto Castilho e MONTEIRO, Luiz Henrique Alves. Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop. IEEE Transactions on Circuits and Systems, v. 50, n. 6, p. 805-809, 2003Tradução . . Disponível em: https://doi.org/10.1109/tcsi.2003.812612. Acesso em: 05 dez. 2025.
    • APA

      Piqueira, J. R. C., & Monteiro, L. H. A. (2003). Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop. IEEE Transactions on Circuits and Systems, 50( 6), 805-809. doi:10.1109/tcsi.2003.812612
    • NLM

      Piqueira JRC, Monteiro LHA. Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop [Internet]. IEEE Transactions on Circuits and Systems. 2003 ; 50( 6): 805-809.[citado 2025 dez. 05 ] Available from: https://doi.org/10.1109/tcsi.2003.812612
    • Vancouver

      Piqueira JRC, Monteiro LHA. Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop [Internet]. IEEE Transactions on Circuits and Systems. 2003 ; 50( 6): 805-809.[citado 2025 dez. 05 ] Available from: https://doi.org/10.1109/tcsi.2003.812612
  • Unidade: EESC

    Subjects: CIRCUITOS DIGITAIS, ARQUITETURAS PARALELAS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PEDRINO, Emerson Carlos. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa. 2003. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2003. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/. Acesso em: 05 dez. 2025.
    • APA

      Pedrino, E. C. (2003). Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/
    • NLM

      Pedrino EC. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa [Internet]. 2003 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/
    • Vancouver

      Pedrino EC. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa [Internet]. 2003 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2025