ReP USP - Resultado da busca

Filtros : "CIRCUITOS DIGITAIS" "ARQUITETURAS PARALELAS" Removido: "IEEE Transactions on Circuits and Systems" Limpar

Filtros

Trabalho de evento
Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS (2004)
Pedrino, Emerson Carlos; Roda, Valentin Obac
Nome do evento: Simpósio Latino Americano em Aplicações de Lógica Programável e Processadores Digitais de Sinais em Processamento de Vídeo, Visão Computacional e Robótica. Unidade: EESC
Assuntos: CIRCUITOS DIGITAIS, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEDRINO, Emerson Carlos e RODA, Valentin Obac. Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS. 2004, Anais.. São Carlos: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2004. Disponível em: https://repositorio.usp.br/directbitstream/847f7314-29ed-43aa-986e-34eb53665eb4/prod_2043_sysno_1423052.pdf. Acesso em: 06 dez. 2025.
APA
Pedrino, E. C., & Roda, V. O. (2004). Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS. In . São Carlos: Escola de Engenharia de São Carlos, Universidade de São Paulo. Recuperado de https://repositorio.usp.br/directbitstream/847f7314-29ed-43aa-986e-34eb53665eb4/prod_2043_sysno_1423052.pdf
NLM
Pedrino EC, Roda VO. Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS [Internet]. 2004 ;[citado 2025 dez. 06 ] Available from: https://repositorio.usp.br/directbitstream/847f7314-29ed-43aa-986e-34eb53665eb4/prod_2043_sysno_1423052.pdf
Vancouver
Pedrino EC, Roda VO. Sistema de aquisição, armazenamento e exibição de imagens monocromáticas utilizando CPLDS [Internet]. 2004 ;[citado 2025 dez. 06 ] Available from: https://repositorio.usp.br/directbitstream/847f7314-29ed-43aa-986e-34eb53665eb4/prod_2043_sysno_1423052.pdf
Dissertação (Mestrado)
Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa (2003)
Pedrino, Emerson Carlos; Roda, Valentin Obac (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS DIGITAIS, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEDRINO, Emerson Carlos. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa. 2003. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2003. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/. Acesso em: 06 dez. 2025.
APA
Pedrino, E. C. (2003). Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/
NLM
Pedrino EC. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa [Internet]. 2003 ;[citado 2025 dez. 06 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/
Vancouver
Pedrino EC. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa [Internet]. 2003 ;[citado 2025 dez. 06 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/

Biblioteca Digital de Produção Intelectual da Universidade de São Paulo 2012 - 2025