Filtros : "HARDWARE" Limpar

Filtros



Refine with date range


  • Source: Folha de São Paulo. Unidade: ECA

    Subjects: HARDWARE, SOFTWARES, COMUNICAÇÃO DIGITAL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      RADFAHRER, Luli. Samba não é frevo. Tradução . Folha de São Paulo, São Paulo, 2012. , v. 27 fe 2012. Tec, p. F6Disponível em: https://www.eca.usp.br/acervo/acervo-local/producao-academica/002266314.pdf. Acesso em: 29 mar. 2024.
    • APA

      Radfahrer, L. (2012). Samba não é frevo. Folha de São Paulo, p. F6. São Paulo: Escola de Comunicações e Artes, Universidade de São Paulo. Recuperado de https://www.eca.usp.br/acervo/acervo-local/producao-academica/002266314.pdf
    • NLM

      Radfahrer L. Samba não é frevo [Internet]. Folha de São Paulo. 2012 ;27 fe 2012. Tec F6.[citado 2024 mar. 29 ] Available from: https://www.eca.usp.br/acervo/acervo-local/producao-academica/002266314.pdf
    • Vancouver

      Radfahrer L. Samba não é frevo [Internet]. Folha de São Paulo. 2012 ;27 fe 2012. Tec F6.[citado 2024 mar. 29 ] Available from: https://www.eca.usp.br/acervo/acervo-local/producao-academica/002266314.pdf
  • Conference titles: International Microwave and Optoelectronics Conference - IMOC. Unidade: EESC

    Subjects: ÓPTICA ELETRÔNICA, HARDWARE

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GUIMARÃES, Marcelo Alves e ROCHA, Mônica de Lacerda. Fractional E1 transport in gigabit passive optical network. 2011, Anais.. Piscataway: IEEE, 2011. . Acesso em: 29 mar. 2024.
    • APA

      Guimarães, M. A., & Rocha, M. de L. (2011). Fractional E1 transport in gigabit passive optical network. In . Piscataway: IEEE.
    • NLM

      Guimarães MA, Rocha M de L. Fractional E1 transport in gigabit passive optical network. 2011 ;[citado 2024 mar. 29 ]
    • Vancouver

      Guimarães MA, Rocha M de L. Fractional E1 transport in gigabit passive optical network. 2011 ;[citado 2024 mar. 29 ]
  • Unidade: EP

    Assunto: HARDWARE

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SILVA, Alexandre Rodrigues da. Hardware de ventilador pulmonar. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3139/tde-03052012-121527/. Acesso em: 29 mar. 2024.
    • APA

      Silva, A. R. da. (2011). Hardware de ventilador pulmonar (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3139/tde-03052012-121527/
    • NLM

      Silva AR da. Hardware de ventilador pulmonar [Internet]. 2011 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3139/tde-03052012-121527/
    • Vancouver

      Silva AR da. Hardware de ventilador pulmonar [Internet]. 2011 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3139/tde-03052012-121527/
  • Unidade: ICMC

    Subjects: COMPUTAÇÃO RECONFIGURÁVEL, HARDWARE, ARQUITETURAS PARALELAS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SOUZA JÚNIOR, Francisco de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/. Acesso em: 29 mar. 2024.
    • APA

      Souza Júnior, F. de. (2011). Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
    • NLM

      Souza Júnior F de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2011 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
    • Vancouver

      Souza Júnior F de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2011 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
  • Source: Revista Brasileira de Computação Aplicada. Unidade: EESC

    Subjects: DESENVOLVIMENTO DE SOFTWARE, HARDWARE, REDE DE COMUNICAÇÃO, ESTUDO DE CASO

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      AFFONSO, Frank José e RODRIGUES, Evandro Luís Linhari. ReflectTools: uma ferramenta de apoio ao desenvolvimento de software reconfigurável. Revista Brasileira de Computação Aplicada, v. 3, n. 2, p. 73-90, 2011Tradução . . Disponível em: https://doi.org/10.5335/rbca.2011.1804. Acesso em: 29 mar. 2024.
    • APA

      Affonso, F. J., & Rodrigues, E. L. L. (2011). ReflectTools: uma ferramenta de apoio ao desenvolvimento de software reconfigurável. Revista Brasileira de Computação Aplicada, 3( 2), 73-90. doi:10.5335/rbca.2011.1804
    • NLM

      Affonso FJ, Rodrigues ELL. ReflectTools: uma ferramenta de apoio ao desenvolvimento de software reconfigurável [Internet]. Revista Brasileira de Computação Aplicada. 2011 ; 3( 2): 73-90.[citado 2024 mar. 29 ] Available from: https://doi.org/10.5335/rbca.2011.1804
    • Vancouver

      Affonso FJ, Rodrigues ELL. ReflectTools: uma ferramenta de apoio ao desenvolvimento de software reconfigurável [Internet]. Revista Brasileira de Computação Aplicada. 2011 ; 3( 2): 73-90.[citado 2024 mar. 29 ] Available from: https://doi.org/10.5335/rbca.2011.1804
  • Unidade: ICMC

    Subjects: SISTEMAS EMBUTIDOS, SISTEMAS DISTRIBUÍDOS, COMPUTAÇÃO RECONFIGURÁVEL, MONTADORES E COMPILADORES (TÉCNICAS), SOFTWARES, HARDWARE

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MENOTTI, Ricardo. LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável. 2010. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17082010-151100/. Acesso em: 29 mar. 2024.
    • APA

      Menotti, R. (2010). LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17082010-151100/
    • NLM

      Menotti R. LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável [Internet]. 2010 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17082010-151100/
    • Vancouver

      Menotti R. LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável [Internet]. 2010 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17082010-151100/
  • Unidade: EESC

    Subjects: MONTADORES E COMPILADORES, METODOLOGIA E TÉCNICAS DE COMPUTAÇÃO, HARDWARE, ALGORITMOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      COSTA, Kelton Augusto Pontara da. Uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável para a arquitetura ChipCflow: módulo de conversão C em grafo a fluxo de dados. 2009. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-20082009-153150/. Acesso em: 29 mar. 2024.
    • APA

      Costa, K. A. P. da. (2009). Uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável para a arquitetura ChipCflow: módulo de conversão C em grafo a fluxo de dados (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-20082009-153150/
    • NLM

      Costa KAP da. Uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável para a arquitetura ChipCflow: módulo de conversão C em grafo a fluxo de dados [Internet]. 2009 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-20082009-153150/
    • Vancouver

      Costa KAP da. Uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável para a arquitetura ChipCflow: módulo de conversão C em grafo a fluxo de dados [Internet]. 2009 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-20082009-153150/
  • Source: Proceedings. Conference titles: Southern Conference on Programmable Logic. Unidades: ICMC, EESC

    Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, HARDWARE, SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SILVA, Jorge Luiz e et al. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 29 mar. 2024.
    • APA

      Silva, J. L. e, Lopes, J. J., Obac Roda, V., & Costa, K. A. P. da. (2009). CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. In Proceedings. Piscataway: IEEE.
    • NLM

      Silva JL e, Lopes JJ, Obac Roda V, Costa KAP da. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. Proceedings. 2009 ;[citado 2024 mar. 29 ]
    • Vancouver

      Silva JL e, Lopes JJ, Obac Roda V, Costa KAP da. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. Proceedings. 2009 ;[citado 2024 mar. 29 ]
  • Source: IEEE Transactions on Circuits and Systems for Video Technology. Unidade: ICMC

    Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, HARDWARE, SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE, SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      BONATO, Vanderlei e MARQUES, Eduardo e CONSTANTINIDES, George A. A parallel hardware architecture for scale and rotation invariant feature detection. IEEE Transactions on Circuits and Systems for Video Technology, v. 18, n. 12, p. 1703-1712, 2008Tradução . . Disponível em: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855. Acesso em: 29 mar. 2024.
    • APA

      Bonato, V., Marques, E., & Constantinides, G. A. (2008). A parallel hardware architecture for scale and rotation invariant feature detection. IEEE Transactions on Circuits and Systems for Video Technology, 18( 12), 1703-1712. Recuperado de http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855
    • NLM

      Bonato V, Marques E, Constantinides GA. A parallel hardware architecture for scale and rotation invariant feature detection [Internet]. IEEE Transactions on Circuits and Systems for Video Technology. 2008 ; 18( 12): 1703-1712.[citado 2024 mar. 29 ] Available from: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855
    • Vancouver

      Bonato V, Marques E, Constantinides GA. A parallel hardware architecture for scale and rotation invariant feature detection [Internet]. IEEE Transactions on Circuits and Systems for Video Technology. 2008 ; 18( 12): 1703-1712.[citado 2024 mar. 29 ] Available from: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855
  • Source: ABCM Symposium Series in Mechatronics. Unidade: EESC

    Subjects: HARDWARE, MECATRÔNICA, MÃO, ROBÔS, SISTEMAS DE CONTROLE

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PEDRO, Leonardo Marquez et al. Dynamic modelling and hardware-in-the-loop simulation applied to a mechatronic project. ABCM Symposium Series in Mechatronics. Tradução . Rio de Janeiro: ABCM, 2008. v. 3. . . Acesso em: 29 mar. 2024.
    • APA

      Pedro, L. M., Dias, A. L., Massaro, L. C., & Caurin, G. A. de P. (2008). Dynamic modelling and hardware-in-the-loop simulation applied to a mechatronic project. In ABCM Symposium Series in Mechatronics (Vol. 3). Rio de Janeiro: ABCM.
    • NLM

      Pedro LM, Dias AL, Massaro LC, Caurin GA de P. Dynamic modelling and hardware-in-the-loop simulation applied to a mechatronic project. In: ABCM Symposium Series in Mechatronics. Rio de Janeiro: ABCM; 2008. [citado 2024 mar. 29 ]
    • Vancouver

      Pedro LM, Dias AL, Massaro LC, Caurin GA de P. Dynamic modelling and hardware-in-the-loop simulation applied to a mechatronic project. In: ABCM Symposium Series in Mechatronics. Rio de Janeiro: ABCM; 2008. [citado 2024 mar. 29 ]
  • Source: Lecture Notes in Computer Science,. Conference titles: International Workshop on Applied Reconfigurable Computing. Unidade: ICMC

    Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, HARDWARE, SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE, SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      BONATO, Vanderlei e MARQUES, Eduardo e CONSTANTINIDES, George A. A parallel hardware architecture for image feature detection. Lecture Notes in Computer Science,. Heidelberger: Springer. Disponível em: http://www.springerlink.com/content/647106q08247126t/fulltext.pdf. Acesso em: 29 mar. 2024. , 2008
    • APA

      Bonato, V., Marques, E., & Constantinides, G. A. (2008). A parallel hardware architecture for image feature detection. Lecture Notes in Computer Science,. Heidelberger: Springer. Recuperado de http://www.springerlink.com/content/647106q08247126t/fulltext.pdf
    • NLM

      Bonato V, Marques E, Constantinides GA. A parallel hardware architecture for image feature detection [Internet]. Lecture Notes in Computer Science,. 2008 ; 4943 134-148.[citado 2024 mar. 29 ] Available from: http://www.springerlink.com/content/647106q08247126t/fulltext.pdf
    • Vancouver

      Bonato V, Marques E, Constantinides GA. A parallel hardware architecture for image feature detection [Internet]. Lecture Notes in Computer Science,. 2008 ; 4943 134-148.[citado 2024 mar. 29 ] Available from: http://www.springerlink.com/content/647106q08247126t/fulltext.pdf
  • Unidade: EESC

    Subjects: ENGENHARIA DE SOFTWARE, SOFTWARES, SENSORIAMENTO REMOTO, SATÉLITES, HARDWARE

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CASTELLAR, Anderson. Proposta de metodologia para utilização em hardware reconfigurável para aplicações aeroespaciais. 2008. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-12022009-092709/. Acesso em: 29 mar. 2024.
    • APA

      Castellar, A. (2008). Proposta de metodologia para utilização em hardware reconfigurável para aplicações aeroespaciais (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-12022009-092709/
    • NLM

      Castellar A. Proposta de metodologia para utilização em hardware reconfigurável para aplicações aeroespaciais [Internet]. 2008 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-12022009-092709/
    • Vancouver

      Castellar A. Proposta de metodologia para utilização em hardware reconfigurável para aplicações aeroespaciais [Internet]. 2008 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-12022009-092709/
  • Unidade: ICMC

    Subjects: C (LINGUAGEM DE PROGRAMAÇÃO), HARDWARE, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      LOPES, Joelmir José. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/. Acesso em: 29 mar. 2024.
    • APA

      Lopes, J. J. (2007). Estudos e avaliações de compiladores para arquiteturas reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
    • NLM

      Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
    • Vancouver

      Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
  • Unidade: EP

    Subjects: HARDWARE, CIRCUITOS INTEGRADOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GONZALEZ, José Artur Quilici. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines. 2006. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2006. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/. Acesso em: 29 mar. 2024.
    • APA

      Gonzalez, J. A. Q. (2006). Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
    • NLM

      Gonzalez JAQ. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
    • Vancouver

      Gonzalez JAQ. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
  • Unidade: EESC

    Subjects: ALGORITMOS PARA IMAGENS, HARDWARE

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      JORGE, Guilherme Henrique Renó. Arquitetura para extração de características invariantes em imagens binárias utilizando dispositivos de lógica programável complexa. 2006. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2006. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-06022007-141241/. Acesso em: 29 mar. 2024.
    • APA

      Jorge, G. H. R. (2006). Arquitetura para extração de características invariantes em imagens binárias utilizando dispositivos de lógica programável complexa (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18133/tde-06022007-141241/
    • NLM

      Jorge GHR. Arquitetura para extração de características invariantes em imagens binárias utilizando dispositivos de lógica programável complexa [Internet]. 2006 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-06022007-141241/
    • Vancouver

      Jorge GHR. Arquitetura para extração de características invariantes em imagens binárias utilizando dispositivos de lógica programável complexa [Internet]. 2006 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-06022007-141241/
  • Unidade: IFSC

    Subjects: RESSONÂNCIA MAGNÉTICA NUCLEAR, HARDWARE

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PAPOTI, Daniel. Transdutores de RF para experimentos de imagens em pequenos animais. 2006. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2006. Disponível em: http://www.teses.usp.br/teses/disponiveis/76/76131/tde-13092007-144440/. Acesso em: 29 mar. 2024.
    • APA

      Papoti, D. (2006). Transdutores de RF para experimentos de imagens em pequenos animais (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/76/76131/tde-13092007-144440/
    • NLM

      Papoti D. Transdutores de RF para experimentos de imagens em pequenos animais [Internet]. 2006 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/76/76131/tde-13092007-144440/
    • Vancouver

      Papoti D. Transdutores de RF para experimentos de imagens em pequenos animais [Internet]. 2006 ;[citado 2024 mar. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/76/76131/tde-13092007-144440/
  • Source: SIICUSP 2005 : resumos. Conference titles: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo. Unidade: EP

    Subjects: ROBÔS, HARDWARE

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      JORGE, Rodrigo Pereira e AUGUSTO, Sergio Ribeiro e FERREIRA, Ademar. Desenvolvimento de hardware e software para controle de um robô. 2005, Anais.. São Paulo: Universidade de São Paulo, 2005. Disponível em: http://www.usp.br/siicusp/13osiicusp/aprovados/index01.htm. Acesso em: 29 mar. 2024.
    • APA

      Jorge, R. P., Augusto, S. R., & Ferreira, A. (2005). Desenvolvimento de hardware e software para controle de um robô. In SIICUSP 2005 : resumos. São Paulo: Universidade de São Paulo. Recuperado de http://www.usp.br/siicusp/13osiicusp/aprovados/index01.htm
    • NLM

      Jorge RP, Augusto SR, Ferreira A. Desenvolvimento de hardware e software para controle de um robô [Internet]. SIICUSP 2005 : resumos. 2005 ;[citado 2024 mar. 29 ] Available from: http://www.usp.br/siicusp/13osiicusp/aprovados/index01.htm
    • Vancouver

      Jorge RP, Augusto SR, Ferreira A. Desenvolvimento de hardware e software para controle de um robô [Internet]. SIICUSP 2005 : resumos. 2005 ;[citado 2024 mar. 29 ] Available from: http://www.usp.br/siicusp/13osiicusp/aprovados/index01.htm
  • Conference titles: Congresso Brasileiro de Neuroimagem Funcional- CBNF. Unidade: IFSC

    Subjects: RESSONÂNCIA MAGNÉTICA NUCLEAR, HARDWARE

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PAPOTI, Daniel et al. Desenvolvimento de um transdutor de RMN dedicado a estudos funcionais e antômicos em pequenos animais. 2005, Anais.. Ribeirão Preto: FMRP-USP, 2005. . Acesso em: 29 mar. 2024.
    • APA

      Papoti, D., Paiva, F. F., Vidoto, E. L. G., & Tannus, A. (2005). Desenvolvimento de um transdutor de RMN dedicado a estudos funcionais e antômicos em pequenos animais. In . Ribeirão Preto: FMRP-USP.
    • NLM

      Papoti D, Paiva FF, Vidoto ELG, Tannus A. Desenvolvimento de um transdutor de RMN dedicado a estudos funcionais e antômicos em pequenos animais. 2005 ;[citado 2024 mar. 29 ]
    • Vancouver

      Papoti D, Paiva FF, Vidoto ELG, Tannus A. Desenvolvimento de um transdutor de RMN dedicado a estudos funcionais e antômicos em pequenos animais. 2005 ;[citado 2024 mar. 29 ]
  • Unidade: EP

    Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO RECONFIGURÁVEL, VHDL, TELEMÁTICA, HARDWARE

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CORSO SARMIENTO, Jorge Arturo. Sistema reconfigurável de diagnóstico remoto. 2005. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2005. . Acesso em: 29 mar. 2024.
    • APA

      Corso Sarmiento, J. A. (2005). Sistema reconfigurável de diagnóstico remoto (Dissertação (Mestrado). Universidade de São Paulo, São Paulo.
    • NLM

      Corso Sarmiento JA. Sistema reconfigurável de diagnóstico remoto. 2005 ;[citado 2024 mar. 29 ]
    • Vancouver

      Corso Sarmiento JA. Sistema reconfigurável de diagnóstico remoto. 2005 ;[citado 2024 mar. 29 ]
  • Unidade: ICMC

    Subjects: HARDWARE, ENGENHARIA DE COMPUTAÇÃO

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARQUES, Eduardo. Ensino de hardware baseado em computação reconfigurável. 2004. Tese (Livre Docência) – Universidade de São Paulo, São Carlos, 2004. . Acesso em: 29 mar. 2024.
    • APA

      Marques, E. (2004). Ensino de hardware baseado em computação reconfigurável (Tese (Livre Docência). Universidade de São Paulo, São Carlos.
    • NLM

      Marques E. Ensino de hardware baseado em computação reconfigurável. 2004 ;[citado 2024 mar. 29 ]
    • Vancouver

      Marques E. Ensino de hardware baseado em computação reconfigurável. 2004 ;[citado 2024 mar. 29 ]

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2024