ReP USP - Resultado da busca

Trabalho de evento
A system level model of an ATM switch using Ptolemy (1997)
Russo Junior, A; Nakamura, E T; Strum, Marius; Amazonas, José Roberto de Almeida
Fonte: X SBCCI: proceedings. Nome do evento: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
RUSSO JUNIOR, A et al. A system level model of an ATM switch using Ptolemy. 1997, Anais.. Porto Alegre: CPGCC/UFRGS, 1997. . Acesso em: 09 nov. 2025.
APA
Russo Junior, A., Nakamura, E. T., Strum, M., & Amazonas, J. R. de A. (1997). A system level model of an ATM switch using Ptolemy. In X SBCCI: proceedings. Porto Alegre: CPGCC/UFRGS.
NLM
Russo Junior A, Nakamura ET, Strum M, Amazonas JR de A. A system level model of an ATM switch using Ptolemy. X SBCCI: proceedings. 1997 ;[citado 2025 nov. 09 ]
Vancouver
Russo Junior A, Nakamura ET, Strum M, Amazonas JR de A. A system level model of an ATM switch using Ptolemy. X SBCCI: proceedings. 1997 ;[citado 2025 nov. 09 ]
Trabalho de evento
Image reconstruction circuit using a new reconstruction technique (1997)
Martins, C A P S; Zuffo, João Antonio; Kofuji, Sergio Takeo
Fonte: Proceedings. Nome do evento: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINS, C A P S e ZUFFO, João Antonio e KOFUJI, Sergio Takeo. Image reconstruction circuit using a new reconstruction technique. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 09 nov. 2025.
APA
Martins, C. A. P. S., Zuffo, J. A., & Kofuji, S. T. (1997). Image reconstruction circuit using a new reconstruction technique. In Proceedings. Porto Alegre: UFRGS.
NLM
Martins CAPS, Zuffo JA, Kofuji ST. Image reconstruction circuit using a new reconstruction technique. Proceedings. 1997 ;[citado 2025 nov. 09 ]
Vancouver
Martins CAPS, Zuffo JA, Kofuji ST. Image reconstruction circuit using a new reconstruction technique. Proceedings. 1997 ;[citado 2025 nov. 09 ]
Trabalho de evento
Transformations for functional modules in hierarchical high level synthesis (1997)
Teruya, M Y; Wang, Jiang Chau ; Vale Neto, José Vieira do; Strum, Marius; Jerraya, A A
Fonte: Proceedings. Nome do evento: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TERUYA, M Y et al. Transformations for functional modules in hierarchical high level synthesis. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 09 nov. 2025.
APA
Teruya, M. Y., Wang, J. C., Vale Neto, J. V. do, Strum, M., & Jerraya, A. A. (1997). Transformations for functional modules in hierarchical high level synthesis. In Proceedings. Porto Alegre: UFRGS.
NLM
Teruya MY, Wang JC, Vale Neto JV do, Strum M, Jerraya AA. Transformations for functional modules in hierarchical high level synthesis. Proceedings. 1997 ;[citado 2025 nov. 09 ]
Vancouver
Teruya MY, Wang JC, Vale Neto JV do, Strum M, Jerraya AA. Transformations for functional modules in hierarchical high level synthesis. Proceedings. 1997 ;[citado 2025 nov. 09 ]
Trabalho de evento
A strategy for recursive high level synthesis (1997)
Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Teruya, M Y; Jerraya, A A
Fonte: Proceedings. Nome do evento: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
STRUM, Marius et al. A strategy for recursive high level synthesis. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 09 nov. 2025.
APA
Strum, M., Vale Neto, J. V. do, Wang, J. C., Teruya, M. Y., & Jerraya, A. A. (1997). A strategy for recursive high level synthesis. In Proceedings. Porto Alegre: UFRGS.
NLM
Strum M, Vale Neto JV do, Wang JC, Teruya MY, Jerraya AA. A strategy for recursive high level synthesis. Proceedings. 1997 ;[citado 2025 nov. 09 ]
Vancouver
Strum M, Vale Neto JV do, Wang JC, Teruya MY, Jerraya AA. A strategy for recursive high level synthesis. Proceedings. 1997 ;[citado 2025 nov. 09 ]
Trabalho de evento
Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems (1997)
Aedo Cobo, José Edinson; Espinosa, J; Van Noije, Wilhelmus Adrianus Maria ; Vandewalle, J
Fonte: Proceedings. Nome do evento: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AEDO COBO, José Edinson et al. Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 09 nov. 2025.
APA
Aedo Cobo, J. E., Espinosa, J., Van Noije, W. A. M., & Vandewalle, J. (1997). Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems. In Proceedings. Porto Alegre: UFRGS.
NLM
Aedo Cobo JE, Espinosa J, Van Noije WAM, Vandewalle J. Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems. Proceedings. 1997 ;[citado 2025 nov. 09 ]
Vancouver
Aedo Cobo JE, Espinosa J, Van Noije WAM, Vandewalle J. Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems. Proceedings. 1997 ;[citado 2025 nov. 09 ]
Trabalho de evento
Data path functional units BIST plan optimization: a study-case (1997)
Amazonas, José Roberto de Almeida ; Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Rouzeyre, B; Flotters, M L
Nome do evento: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AMAZONAS, José Roberto de Almeida et al. Data path functional units BIST plan optimization: a study-case. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 09 nov. 2025.
APA
Amazonas, J. R. de A., Strum, M., Vale Neto, J. V. do, Wang, J. C., Rouzeyre, B., & Flotters, M. L. (1997). Data path functional units BIST plan optimization: a study-case. In . Porto Alegre: UFRGS.
NLM
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flotters ML. Data path functional units BIST plan optimization: a study-case. 1997 ;[citado 2025 nov. 09 ]
Vancouver
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flotters ML. Data path functional units BIST plan optimization: a study-case. 1997 ;[citado 2025 nov. 09 ]

Unidades USP

ReP

Filtros

Autores

Autores USP