ReP USP - Resultado da busca

Trabalho de evento-resumo
Estudo, caracterização e projeto de amplificadores valvuldos de som (2021)
Carlet, João Victor Colombari; Soares Junior, João Navarro
Source: Anais. Conference title: Simpósio de Iniciação Científica da Engenharia Elétrica. Unidade: EESC
Subject: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CARLET, João Victor Colombari; SOARES JUNIOR, João Navarro. Estudo, caracterização e projeto de amplificadores valvuldos de som. Anais.. São Carlos, SP: SEL/EESC-USP, 2021.Disponível em: .
APA
Carlet, J. V. C., & Soares Junior, J. N. (2021). Estudo, caracterização e projeto de amplificadores valvuldos de som. In Anais. São Carlos, SP: SEL/EESC-USP. Recuperado de http://soac.eesc.usp.br/index.php/SICEEL/ixsiceel/paper/view/3193/2293
NLM
Carlet JVC, Soares Junior JN. Estudo, caracterização e projeto de amplificadores valvuldos de som [Internet]. Anais. 2021 ;Available from: http://soac.eesc.usp.br/index.php/SICEEL/ixsiceel/paper/view/3193/2293
Vancouver
Carlet JVC, Soares Junior JN. Estudo, caracterização e projeto de amplificadores valvuldos de som [Internet]. Anais. 2021 ;Available from: http://soac.eesc.usp.br/index.php/SICEEL/ixsiceel/paper/view/3193/2293
Artigo de periodico
A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS (2021)
Campos, Arthur Lombardi; Soares Junior, João Navarro ; Luppe, Maximiliam ; Lima, Eduardo Rodrigues de
Source: Analog Integrated Circuits and Signal Processing. Unidade: EESC
Subjects: CONSUMO DE ENERGIA ELÉTRICA, CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi; SOARES JUNIOR, João Navarro; LUPPE, Maximiliam; LIMA, Eduardo Rodrigues de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, Heidelberg, Germany, v. 106, p. 321-337, 2021. Disponível em: < https://dx.doi.org/10.1007/s10470-020-01742-6 > DOI: 10.1007/s10470-020-01742-6.
APA
Campos, A. L., Soares Junior, J. N., Luppe, M., & Lima, E. R. de. (2021). A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, 106, 321-337. doi:10.1007/s10470-020-01742-6
NLM
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.Available from: https://dx.doi.org/10.1007/s10470-020-01742-6
Vancouver
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.Available from: https://dx.doi.org/10.1007/s10470-020-01742-6
Trabalho de evento
Charge-pump circuit in 65nm CMOS for neural stimulation on deep-brain stimulation (2021)
Nordi, Tiago Matheus; Barbosa, Vitor Martins; Gounella, Rodrigo Henrique ; Asan, Godfred; Luppe, Maximiliam ; Soares Junior, João Navarro ; Carmo, João Paulo Pereira do ; Fonoff, Erich Talamoni ; Colombari, Eduardo
Source: Proceedings. Conference title: Conference on Design of Circuits and Integrated Systems - DCIS. Unidade: EESC
Subjects: ESTIMULANTES DO SISTEMA NERVOSO CENTRAL, CIRCUITOS ELETRÔNICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NORDI, Tiago Matheus; BARBOSA, Vitor Martins; GOUNELLA, Rodrigo Henrique; et al. Charge-pump circuit in 65nm CMOS for neural stimulation on deep-brain stimulation. Anais.. Piscataway, NJ, USA: IEEE, 2021.Disponível em: DOI: 10.1109/DCIS53048.2021.9666166.
APA
Nordi, T. M., Barbosa, V. M., Gounella, R. H., Asan, G., Luppe, M., Soares Junior, J. N., et al. (2021). Charge-pump circuit in 65nm CMOS for neural stimulation on deep-brain stimulation. In Proceedings. Piscataway, NJ, USA: IEEE. doi:10.1109/DCIS53048.2021.9666166
NLM
Nordi TM, Barbosa VM, Gounella RH, Asan G, Luppe M, Soares Junior JN, Carmo JPP do, Fonoff ET, Colombari E. Charge-pump circuit in 65nm CMOS for neural stimulation on deep-brain stimulation [Internet]. Proceedings. 2021 ;Available from: http://dx.doi.org.br/10.1109/DCIS53048.2021.9666166
Vancouver
Nordi TM, Barbosa VM, Gounella RH, Asan G, Luppe M, Soares Junior JN, Carmo JPP do, Fonoff ET, Colombari E. Charge-pump circuit in 65nm CMOS for neural stimulation on deep-brain stimulation [Internet]. Proceedings. 2021 ;Available from: http://dx.doi.org.br/10.1109/DCIS53048.2021.9666166
Trabalho de evento
Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization (2020)
Soares Junior, João Navarro ; Luppe, Maximiliam
Source: Proceedings. Conference title: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Subjects: CONSUMO DE ENERGIA ELÉTRICA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro; LUPPE, Maximiliam. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. Anais.. New York, NY, USA: ACM, 2020.Disponível em: DOI: 10.1109/SBCCI50935.2020.9189913.
APA
Soares Junior, J. N., & Luppe, M. (2020). Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. In Proceedings. New York, NY, USA: ACM. doi:10.1109/SBCCI50935.2020.9189913
NLM
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;Available from: http://dx.doi.org/10.1109/SBCCI50935.2020.9189913
Vancouver
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;Available from: http://dx.doi.org/10.1109/SBCCI50935.2020.9189913
Trabalho de evento
Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS (2019)
Campos, Arthur Lombardi; Soares Junior, João Navarro; Luppe, Maximiliam
Source: Proceedings. Conference title: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi; SOARES JUNIOR, João Navarro; LUPPE, Maximiliam. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. Anais.. New York, NY, USA: ACM, 2019.Disponível em: DOI: 10.1145/3338852.3339857.
APA
Campos, A. L., Soares Junior, J. N., & Luppe, M. (2019). Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. In Proceedings. New York, NY, USA: ACM. doi:10.1145/3338852.3339857
NLM
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;Available from: http://dx.doi.org/10.1145/3338852.3339857
Vancouver
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;Available from: http://dx.doi.org/10.1145/3338852.3339857
Trabalho de evento
Transmission of wireless neural signals through a 0.18μm CMOS low-power amplifier (2015)
Gazziro, M; Braga, C. F. R; Moreira, Dilvan de Abreu; Carvalho, Andre Carlos Ponce de Leon Ferreira de; Rodrigues Junior, José Fernando; Soares Junior, João Navarro; Ardila, J. C. M; Mioni, D. P; Pessatti, M; Fabbro, P; Freewin, C; Saddow, S. E
Source: Proceedings. Conference title: Annual International Conference of the IEEE Engineering in Medicine and Biology Society - EMBC. Unidades: ICMC, EESC
Subjects: INTELIGÊNCIA ARTIFICIAL, COMPUTAÇÃO BIOINSPIRADA, BANCO DE DADOS, PROCESSAMENTO DE IMAGENS, COMPUTAÇÃO GRÁFICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GAZZIRO, M; BRAGA, C. F. R; MOREIRA, Dilvan de Abreu; et al. Transmission of wireless neural signals through a 0.18μm CMOS low-power amplifier. Anais.. Piscataway: IEEE, 2015.Disponível em: DOI: 10.1109/EMBC.2015.7319537.
APA
Gazziro, M., Braga, C. F. R., Moreira, D. de A., Carvalho, A. C. P. de L. F. de, Rodrigues Junior, J. F., Soares Junior, J. N., et al. (2015). Transmission of wireless neural signals through a 0.18μm CMOS low-power amplifier. In Proceedings. Piscataway: IEEE. doi:10.1109/EMBC.2015.7319537
NLM
Gazziro M, Braga CFR, Moreira D de A, Carvalho ACP de LF de, Rodrigues Junior JF, Soares Junior JN, Ardila JCM, Mioni DP, Pessatti M, Fabbro P, Freewin C, Saddow SE. Transmission of wireless neural signals through a 0.18μm CMOS low-power amplifier [Internet]. Proceedings. 2015 ;Available from: http://dx.doi.org/10.1109/EMBC.2015.7319537
Vancouver
Gazziro M, Braga CFR, Moreira D de A, Carvalho ACP de LF de, Rodrigues Junior JF, Soares Junior JN, Ardila JCM, Mioni DP, Pessatti M, Fabbro P, Freewin C, Saddow SE. Transmission of wireless neural signals through a 0.18μm CMOS low-power amplifier [Internet]. Proceedings. 2015 ;Available from: http://dx.doi.org/10.1109/EMBC.2015.7319537
Trabalho de evento
Otimização de osciladores MOS por algoritmos meta-heurísticos (2014)
Tardelli, João Alberto Baccarin Robles; Soares Junior, João Navarro
Conference title: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo - SIICUSP. Unidade: EESC
Subjects: ALGORITMOS, CIRCUITOS INTEGRADOS MOS, OSCILADORES (OTIMIZAÇÃO)
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TARDELLI, João Alberto Baccarin Robles; SOARES JUNIOR, João Navarro. Otimização de osciladores MOS por algoritmos meta-heurísticos. Anais.. São Paulo, SP: Pró-Reitoria de Pesquisa/USP, 2014.Disponível em: .
APA
Tardelli, J. A. B. R., & Soares Junior, J. N. (2014). Otimização de osciladores MOS por algoritmos meta-heurísticos. In . São Paulo, SP: Pró-Reitoria de Pesquisa/USP. Recuperado de https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S
NLM
Tardelli JABR, Soares Junior JN. Otimização de osciladores MOS por algoritmos meta-heurísticos [Internet]. 2014 ;Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S
Vancouver
Tardelli JABR, Soares Junior JN. Otimização de osciladores MOS por algoritmos meta-heurísticos [Internet]. 2014 ;Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S
Trabalho de evento
A CMOS bandgap reference circuit with a temperature coefficient adjustment block (2013)
Ishibe, Eder Issao; Soares Júnior, João Navarro
Conference title: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Subjects: MÉTODO DE MONTE CARLO, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ISHIBE, Eder Issao; SOARES JÚNIOR, João Navarro. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. Anais.. Piscataway: IEEE, 2013.
APA
Ishibe, E. I., & Soares Júnior, J. N. (2013). A CMOS bandgap reference circuit with a temperature coefficient adjustment block. In . Piscataway: IEEE.
NLM
Ishibe EI, Soares Júnior JN. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013 ;
Vancouver
Ishibe EI, Soares Júnior JN. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013 ;
Trabalho de evento
Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology (2013)
Alarcon Cubas, Heiner Grover ; Soares Junior, João Navarro
Conference title: IEEE Latin American Symposium on Circuits and Systems - LASCAS. Unidade: EESC
Subjects: TELECOMUNICAÇÕES, CONVERSORES A/D E D/A
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ALARCON CUBAS, Heiner Grover; SOARES JUNIOR, João Navarro. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology. Anais.. Piscataway: IEEE, 2013.Disponível em: DOI: 10.1109/LASCAS.2013.6519051.
APA
Alarcon Cubas, H. G., & Soares Junior, J. N. (2013). Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology. In . Piscataway: IEEE. doi:10.1109/LASCAS.2013.6519051
NLM
Alarcon Cubas HG, Soares Junior JN. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/LASCAS.2013.6519051
Vancouver
Alarcon Cubas HG, Soares Junior JN. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/LASCAS.2013.6519051
Trabalho de evento
A bandgap circuit with a temperature coefficient adjustment block (2013)
Ishibe, Eder Issao; Soares Júnior, João Navarro
Conference title: IEEE International Midwest Symposium on Circuits and Systems - MWSCAS. Unidade: EESC
Subjects: MÉTODO DE MONTE CARLO, HEURÍSTICA, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ISHIBE, Eder Issao; SOARES JÚNIOR, João Navarro. A bandgap circuit with a temperature coefficient adjustment block. Anais.. Piscataway: IEEE, 2013.Disponível em: DOI: 10.1109/MWSCAS.2013.6674595.
APA
Ishibe, E. I., & Soares Júnior, J. N. (2013). A bandgap circuit with a temperature coefficient adjustment block. In . Piscataway: IEEE. doi:10.1109/MWSCAS.2013.6674595
NLM
Ishibe EI, Soares Júnior JN. A bandgap circuit with a temperature coefficient adjustment block [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/MWSCAS.2013.6674595
Vancouver
Ishibe EI, Soares Júnior JN. A bandgap circuit with a temperature coefficient adjustment block [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/MWSCAS.2013.6674595
Trabalho de evento
A power optimized decimator for sigma-delta data converters (2013)
Carvalho, Dionísio de; Soares Júnior, João Navarro
Conference title: IEEE Latin American Symposium on Circuits and Systems - LASCAS. Unidade: EESC
Subjects: CONVERSORES A/D E D/A, FILTROS ELÉTRICOS DIGITAIS, CONSUMO DE ENERGIA ELÉTRICA (CONTROLE)
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CARVALHO, Dionísio de; SOARES JÚNIOR, João Navarro. A power optimized decimator for sigma-delta data converters. Anais.. Piscataway: IEEE, 2013.Disponível em: DOI: 10.1109/LASCAS.2013.6519018.
APA
Carvalho, D. de, & Soares Júnior, J. N. (2013). A power optimized decimator for sigma-delta data converters. In . Piscataway: IEEE. doi:10.1109/LASCAS.2013.6519018
NLM
Carvalho D de, Soares Júnior JN. A power optimized decimator for sigma-delta data converters [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/LASCAS.2013.6519018
Vancouver
Carvalho D de, Soares Júnior JN. A power optimized decimator for sigma-delta data converters [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/LASCAS.2013.6519018
Trabalho de evento-resumo
Otimização de circuitos CMOS por algoritmos genéticos (2012)
Torres, Otávio Henrique Barbosa; Soares Junior, João Navarro
Source: Resumos. Conference title: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo - SIICUSP. Unidade: EESC
Subject: CIRCUITOS ANALÓGICOS (OTIMIZAÇÃO)
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TORRES, Otávio Henrique Barbosa; SOARES JUNIOR, João Navarro. Otimização de circuitos CMOS por algoritmos genéticos. Anais.. São Paulo: USP/Pró-Reitoria de Pesquisa, 2012.Disponível em: .
APA
Torres, O. H. B., & Soares Junior, J. N. (2012). Otimização de circuitos CMOS por algoritmos genéticos. In Resumos. São Paulo: USP/Pró-Reitoria de Pesquisa. Recuperado de https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=77&numeroEdicao=20&print=S
NLM
Torres OHB, Soares Junior JN. Otimização de circuitos CMOS por algoritmos genéticos [Internet]. Resumos. 2012 ;Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=77&numeroEdicao=20&print=S
Vancouver
Torres OHB, Soares Junior JN. Otimização de circuitos CMOS por algoritmos genéticos [Internet]. Resumos. 2012 ;Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=77&numeroEdicao=20&print=S
Trabalho de evento
Top-down design for low power multi-bit sigma-delta modulator (2012)
Alarcon Cubas, Heiner Grover ; Soares Junior, João Navarro
Conference title: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Subjects: MODULAÇÃO DIGITAL, CIRCUITOS ELETRÔNICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ALARCON CUBAS, Heiner Grover; SOARES JUNIOR, João Navarro. Top-down design for low power multi-bit sigma-delta modulator. Anais.. Piscataway, NJ: IEEE, 2012.Disponível em: DOI: 10.1109/SBCCI.2012.6344448.
APA
Alarcon Cubas, H. G., & Soares Junior, J. N. (2012). Top-down design for low power multi-bit sigma-delta modulator. In . Piscataway, NJ: IEEE. doi:10.1109/SBCCI.2012.6344448
NLM
Alarcon Cubas HG, Soares Junior JN. Top-down design for low power multi-bit sigma-delta modulator [Internet]. 2012 ;Available from: http://dx.doi.org/10.1109/SBCCI.2012.6344448
Vancouver
Alarcon Cubas HG, Soares Junior JN. Top-down design for low power multi-bit sigma-delta modulator [Internet]. 2012 ;Available from: http://dx.doi.org/10.1109/SBCCI.2012.6344448
Trabalho de evento
Design of high speed digital circuits with E-TSPC cell library (2011)
Soares Junior, João Navarro; Martins, Gustavo C.
Source: Anais. Conference title: Encontro da Sociedade Brasileira de Crescimento de Cristais - SBCC. Unidade: EESC
Subjects: ENGENHARIA ELÉTRICA, CIRCUITOS DIGITAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro; MARTINS, Gustavo C. Design of high speed digital circuits with E-TSPC cell library. Anais.. São Paulo, SP: SBCC, 2011.
APA
Soares Junior, J. N., & Martins, G. C. (2011). Design of high speed digital circuits with E-TSPC cell library. In Anais. São Paulo, SP: SBCC.
NLM
Soares Junior JN, Martins GC. Design of high speed digital circuits with E-TSPC cell library. Anais. 2011 ;
Vancouver
Soares Junior JN, Martins GC. Design of high speed digital circuits with E-TSPC cell library. Anais. 2011 ;
Trabalho de evento
A simple CMOS bandgap reference circuit with sub-1-V operation (2011)
Soares Júnior, João Navarro; Ishibe, Eder Issao
Conference title: IEEE International Symposium of Circuits and Systems - ISCAS. Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS MOS, CIRCUITOS ELETRÔNICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JÚNIOR, João Navarro; ISHIBE, Eder Issao. A simple CMOS bandgap reference circuit with sub-1-V operation. Anais.. Piscataway, NJ: IEEE, 2011.Disponível em: DOI: 10.1109/ISCAS.2011.5938059.
APA
Soares Júnior, J. N., & Ishibe, E. I. (2011). A simple CMOS bandgap reference circuit with sub-1-V operation. In . Piscataway, NJ: IEEE. doi:10.1109/ISCAS.2011.5938059
NLM
Soares Júnior JN, Ishibe EI. A simple CMOS bandgap reference circuit with sub-1-V operation [Internet]. 2011 ;Available from: http://dx.doi.org/10.1109/ISCAS.2011.5938059
Vancouver
Soares Júnior JN, Ishibe EI. A simple CMOS bandgap reference circuit with sub-1-V operation [Internet]. 2011 ;Available from: http://dx.doi.org/10.1109/ISCAS.2011.5938059
Trabalho de evento-resumo
Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade (2008)
Calderaro, Felipe Boteon; Soares Júnior, João Navarro
Source: Resumos. Conference title: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo. Unidade: EESC
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CALDERARO, Felipe Boteon; SOARES JÚNIOR, João Navarro. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. Anais.. São Paulo: USP, 2008.
APA
Calderaro, F. B., & Soares Júnior, J. N. (2008). Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. In Resumos. São Paulo: USP.
NLM
Calderaro FB, Soares Júnior JN. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. Resumos. 2008 ;
Vancouver
Calderaro FB, Soares Júnior JN. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. Resumos. 2008 ;
Trabalho de evento
A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures (2007)
Miranda, Fernando Pedro Henriques de; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Conference title: IEEE International Symposium on Circuits and Systems. Unidades: EESC, EP
Subjects: CIRCUITOS ELETRÔNICOS, CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MIRANDA, Fernando Pedro Henriques de; SOARES JUNIOR, João Navarro; VAN NOIJE, Wilhelmus Adrianus Maria. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. Anais.. New Orleans: IEEE, 2007.
APA
Miranda, F. P. H. de, Soares Junior, J. N., & Van Noije, W. A. M. (2007). A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. In . New Orleans: IEEE.
NLM
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. 2007 ;
Vancouver
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. 2007 ;
Trabalho de evento
A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer (2005)
Gómez Argüello, Angel María; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Source: SBCCI 2005. Conference title: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Subject: CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GÓMEZ ARGÜELLO, Angel María; SOARES JUNIOR, João Navarro; VAN NOIJE, Wilhelmus Adrianus Maria. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. Anais.. New York: ACM, 2005.
APA
Gómez Argüello, A. M., Soares Junior, J. N., & Van Noije, W. A. M. (2005). A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. In SBCCI 2005. New York: ACM.
NLM
Gómez Argüello AM, Soares Junior JN, Van Noije WAM. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. SBCCI 2005. 2005 ;
Vancouver
Gómez Argüello AM, Soares Junior JN, Van Noije WAM. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. SBCCI 2005. 2005 ;
Artigo de periodico
Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design (2002)
Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Source: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. Unidade: EP
Subject: CIRCUITOS DIGITAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro; VAN NOIJE, Wilhelmus Adrianus Maria. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Piscataway, v. 10, n. 3, p. 301-308, 2002. DOI: 10.1109/tvlsi.2002.1043333.
APA
Soares Junior, J. N., & Van Noije, W. A. M. (2002). Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 10( 3), 301-308. doi:10.1109/tvlsi.2002.1043333
NLM
Soares Junior JN, Van Noije WAM. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2002 ; 10( 3): 301-308.
Vancouver
Soares Junior JN, Van Noije WAM. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2002 ; 10( 3): 301-308.
Relatorio tecnico
A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC) (2000)
Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Unidade: EP
Subject: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro; VAN NOIJE, Wilhelmus Adrianus Maria. A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC). [S.l: s.n.], 2000.
APA
Soares Junior, J. N., & Van Noije, W. A. M. (2000). A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC). São Paulo: EPUSP.
NLM
Soares Junior JN, Van Noije WAM. A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC). 2000 ;
Vancouver
Soares Junior JN, Van Noije WAM. A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC). 2000 ;

USP Schools

ReP

Filters

Departament

Authors

USP affiliated authors

Date published

Subjects

Source title

Publisher

Conference title

Indexado em