ReP USP - Resultado da busca

Parte de monografia/livro
Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications (2000)
Dal Poz, Marco Antonio Simon; Aedo Cobo, José Edinson; Van Noije, Wilhelmus Adrianus Maria ; Zuffo, Marcelo Knörich
Source: Computação reconfigurável : experiências e perspectivas : CORE 2000. Unidade: EP
Assunto: MICROPROCESSADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DAL POZ, Marco Antonio Simon et al. Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications. Computação reconfigurável : experiências e perspectivas : CORE 2000. Tradução . Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha, 2000. . . Acesso em: 19 out. 2024.
APA
Dal Poz, M. A. S., Aedo Cobo, J. E., Van Noije, W. A. M., & Zuffo, M. K. (2000). Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications. In Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha.
NLM
Dal Poz MAS, Aedo Cobo JE, Van Noije WAM, Zuffo MK. Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications. In: Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha; 2000. [citado 2024 out. 19 ]
Vancouver
Dal Poz MAS, Aedo Cobo JE, Van Noije WAM, Zuffo MK. Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications. In: Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha; 2000. [citado 2024 out. 19 ]
Tese (Doutorado)
Considerações e modelos arquiteturais para prototipagem rápida em hardware de modelos nebulosos (2000)
Aedo Cobo, José Edinson; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AEDO COBO, José Edinson. Considerações e modelos arquiteturais para prototipagem rápida em hardware de modelos nebulosos. 2000. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2000. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16102024-100531/pt-br.php. Acesso em: 19 out. 2024.
APA
Aedo Cobo, J. E. (2000). Considerações e modelos arquiteturais para prototipagem rápida em hardware de modelos nebulosos (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16102024-100531/pt-br.php
NLM
Aedo Cobo JE. Considerações e modelos arquiteturais para prototipagem rápida em hardware de modelos nebulosos [Internet]. 2000 ;[citado 2024 out. 19 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16102024-100531/pt-br.php
Vancouver
Aedo Cobo JE. Considerações e modelos arquiteturais para prototipagem rápida em hardware de modelos nebulosos [Internet]. 2000 ;[citado 2024 out. 19 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16102024-100531/pt-br.php
Trabalho de evento
Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems (1997)
Aedo Cobo, José Edinson; Espinosa, J; Van Noije, Wilhelmus Adrianus Maria ; Vandewalle, J
Source: Proceedings. Conference titles: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AEDO COBO, José Edinson et al. Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 19 out. 2024.
APA
Aedo Cobo, J. E., Espinosa, J., Van Noije, W. A. M., & Vandewalle, J. (1997). Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems. In Proceedings. Porto Alegre: UFRGS.
NLM
Aedo Cobo JE, Espinosa J, Van Noije WAM, Vandewalle J. Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems. Proceedings. 1997 ;[citado 2024 out. 19 ]
Vancouver
Aedo Cobo JE, Espinosa J, Van Noije WAM, Vandewalle J. Modeling and design of digital complex CMOS gate using neuro-fuzzy logic systems. Proceedings. 1997 ;[citado 2024 out. 19 ]
Trabalho de evento
Adequacao de circuitos combinacionais cmos para wave pipelining (1996)
Aedo Cobo, José Edinson; Van Noije, Wilhelmus Adrianus Maria
Source: Anais. Conference titles: Workshop Iberchip. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AEDO COBO, José Edinson e VAN NOIJE, Wilhelmus Adrianus Maria. Adequacao de circuitos combinacionais cmos para wave pipelining. 1996, Anais.. São Paulo: Lsi-Epusp/Cti/Uab, 1996. . Acesso em: 19 out. 2024.
APA
Aedo Cobo, J. E., & Van Noije, W. A. M. (1996). Adequacao de circuitos combinacionais cmos para wave pipelining. In Anais. São Paulo: Lsi-Epusp/Cti/Uab.
NLM
Aedo Cobo JE, Van Noije WAM. Adequacao de circuitos combinacionais cmos para wave pipelining. Anais. 1996 ;[citado 2024 out. 19 ]
Vancouver
Aedo Cobo JE, Van Noije WAM. Adequacao de circuitos combinacionais cmos para wave pipelining. Anais. 1996 ;[citado 2024 out. 19 ]
Dissertação (Mestrado)
Projeto da parte de controle para uma familia de processadores dedicados de alto desempenho (1992)
Aedo Cobo, José Edinson; Próspero Sanchez, Pedro Luís (Orientador)
Unidade: EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AEDO COBO, José Edinson. Projeto da parte de controle para uma familia de processadores dedicados de alto desempenho. 1992. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1992. . Acesso em: 19 out. 2024.
APA
Aedo Cobo, J. E. (1992). Projeto da parte de controle para uma familia de processadores dedicados de alto desempenho (Dissertação (Mestrado). Universidade de São Paulo, São Paulo.
NLM
Aedo Cobo JE. Projeto da parte de controle para uma familia de processadores dedicados de alto desempenho. 1992 ;[citado 2024 out. 19 ]
Vancouver
Aedo Cobo JE. Projeto da parte de controle para uma familia de processadores dedicados de alto desempenho. 1992 ;[citado 2024 out. 19 ]

USP Schools

ReP

Filtros

Authors