Filtros : "Wang, Jiang Chau" Limpar

Filtros



Refine with date range


  • Unidade: EP

    Subjects: CIRCUITOS DIGITAIS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINS, Vinícius Antonio de Oliveira; WANG, Jiang Chau. Verificação funcional para circuitos de transmissão e recepção de sinais mistos. 2017.Universidade de São Paulo, São Paulo, 2017. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/pt-br.php >.
    • APA

      Martins, V. A. de O., & Wang, J. C. (2017). Verificação funcional para circuitos de transmissão e recepção de sinais mistos. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/pt-br.php
    • NLM

      Martins VA de O, Wang JC. Verificação funcional para circuitos de transmissão e recepção de sinais mistos [Internet]. 2017 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/pt-br.php
    • Vancouver

      Martins VA de O, Wang JC. Verificação funcional para circuitos de transmissão e recepção de sinais mistos [Internet]. 2017 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/pt-br.php
  • Unidade: EP

    Subjects: SISTEMAS INTEGRADOS EM LARGA ESCALA, MODELOS EM SÉRIES TEMPORAIS, FRACTAIS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      BUENO FILHO, José Eduardo Chiarelli; WANG, Jiang Chau. Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation. 2017.Universidade de São Paulo, São Paulo, 2017. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062017-114833/pt-br.php >.
    • APA

      Bueno Filho, J. E. C., & Wang, J. C. (2017). Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062017-114833/pt-br.php
    • NLM

      Bueno Filho JEC, Wang JC. Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation [Internet]. 2017 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062017-114833/pt-br.php
    • Vancouver

      Bueno Filho JEC, Wang JC. Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation [Internet]. 2017 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062017-114833/pt-br.php
  • Unidade: EP

    Subjects: CIRCUITOS FPGA, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      VILLEGAS CASTILLO, Ernesto Cristopher; WANG, Jiang Chau. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado. 2014.Universidade de São Paulo, São Paulo, 2014. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/pt-br.php >.
    • APA

      Villegas Castillo, E. C., & Wang, J. C. (2014). DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/pt-br.php
    • NLM

      Villegas Castillo EC, Wang JC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/pt-br.php
    • Vancouver

      Villegas Castillo EC, Wang JC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/pt-br.php
  • Unidade: EP

    Assunto: PROTOCOLOS DE COMUNICAÇÃO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CASTRO MÁRQUEZ, Carlos Iván; WANG, Jiang Chau. Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação. 2014.Universidade de São Paulo, São Paulo, 2014. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-155143/pt-br.php >.
    • APA

      Castro Márquez, C. I., & Wang, J. C. (2014). Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-155143/pt-br.php
    • NLM

      Castro Márquez CI, Wang JC. Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-155143/pt-br.php
    • Vancouver

      Castro Márquez CI, Wang JC. Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-155143/pt-br.php
  • Unidade: EP

    Subjects: MICROELETRÔNICA, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GOMES FILHO, Jonas; WANG, Jiang Chau. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip. 2014.Universidade de São Paulo, São Paulo, 2014. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/pt-br.php >.
    • APA

      Gomes Filho, J., & Wang, J. C. (2014). Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/pt-br.php
    • NLM

      Gomes Filho J, Wang JC. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/pt-br.php
    • Vancouver

      Gomes Filho J, Wang JC. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/pt-br.php
  • Unidade: EP

    Subjects: MODELOS EM SÉRIES TEMPORAIS, REDES E COMUNICAÇÃO DE DADOS, SISTEMAS EMBUTIDOS, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GONZÁLEZ REAÑO, Jorge Luis; WANG, Jiang Chau. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares. 2013.Universidade de São Paulo, São Paulo, 2013. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/pt-br.php >.
    • APA

      González Reaño, J. L., & Wang, J. C. (2013). Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/pt-br.php
    • NLM

      González Reaño JL, Wang JC. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/pt-br.php
    • Vancouver

      González Reaño JL, Wang JC. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/pt-br.php
  • Unidade: EP

    Subjects: MULTIMÍDIA, CARGA DE TRABALHO, ANÁLISE DE DESEMPENHO, SISTEMAS EMBUTIDOS, MODELOS ANALÍTICOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PATIÑO ALVAREZ, Gustavo Adolfo; WANG, Jiang Chau. Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia. 2012.Universidade de São Paulo, São Paulo, 2012. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-171107/pt-br.php >.
    • APA

      Patiño Alvarez, G. A., & Wang, J. C. (2012). Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-171107/pt-br.php
    • NLM

      Patiño Alvarez GA, Wang JC. Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia [Internet]. 2012 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-171107/pt-br.php
    • Vancouver

      Patiño Alvarez GA, Wang JC. Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia [Internet]. 2012 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-171107/pt-br.php
  • Unidade: EP

    Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS, QUALIDADE DO PROJETO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MUÑOZ QUISPE, Joel Iván; WANG, Jiang Chau. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional. 2011.Universidade de São Paulo, São Paulo, 2011. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/pt-br.php >.
    • APA

      Muñoz Quispe, J. I., & Wang, J. C. (2011). Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/pt-br.php
    • NLM

      Muñoz Quispe JI, Wang JC. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional [Internet]. 2011 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/pt-br.php
    • Vancouver

      Muñoz Quispe JI, Wang JC. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional [Internet]. 2011 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/pt-br.php
  • Source: Journal of Electronic Testing. Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS

    DOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CASTRO MÁRQUEZ, Carlos Iván; TOBAR, Edgar Leonardo Romero; STRUM, Marius; WANG, Jiang Chau. A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling. Journal of Electronic Testing, Estados Unidos, Springer, v. 27, n. 4, p. 485-503, 2011. DOI: 10.1007/s10836-011-5225-8.
    • APA

      Castro Márquez, C. I., Tobar, E. L. R., Strum, M., & Wang, J. C. (2011). A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling. Journal of Electronic Testing, 27( 4), 485-503. doi:10.1007/s10836-011-5225-8
    • NLM

      Castro Márquez CI, Tobar ELR, Strum M, Wang JC. A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling. Journal of Electronic Testing. 2011 ; 27( 4): 485-503.
    • Vancouver

      Castro Márquez CI, Tobar ELR, Strum M, Wang JC. A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling. Journal of Electronic Testing. 2011 ; 27( 4): 485-503.
  • Unidade: EP

    Subjects: ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GOMES FILHO, Jonas; WANG, Jiang Chau. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). 2010.Universidade de São Paulo, São Paulo, 2010. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/ >.
    • APA

      Gomes Filho, J., & Wang, J. C. (2010). Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
    • NLM

      Gomes Filho J, Wang JC. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
    • Vancouver

      Gomes Filho J, Wang JC. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
  • Unidade: EP

    Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS, QUALIDADE DO PROJETO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ROMERO TOBAR, Edgar Leonardo; WANG, Jiang Chau. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia. 2010.Universidade de São Paulo, São Paulo, 2010. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/?&lang=pt-br >.
    • APA

      Romero Tobar, E. L., & Wang, J. C. (2010). Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/?&lang=pt-br
    • NLM

      Romero Tobar EL, Wang JC. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/?&lang=pt-br
    • Vancouver

      Romero Tobar EL, Wang JC. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/?&lang=pt-br
  • Source: Proceedings of the SBCCI'10. Conference titles: Symposium on integrated circuits and systems design. Unidade: EP

    Assunto: SEGURANÇA DE REDES

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SEPÚLVEDA, Johanna; STRUM, Marius; WANG, Jiang Chau; PIRES, Ricardo. The LRD traffic impact on the Noc-based SoCs. Anais.. São Paulo: [s.n.], 2010.
    • APA

      Sepúlveda, J., Strum, M., Wang, J. C., & Pires, R. (2010). The LRD traffic impact on the Noc-based SoCs. In Proceedings of the SBCCI'10. São Paulo.
    • NLM

      Sepúlveda J, Strum M, Wang JC, Pires R. The LRD traffic impact on the Noc-based SoCs. Proceedings of the SBCCI'10. 2010 ;
    • Vancouver

      Sepúlveda J, Strum M, Wang JC, Pires R. The LRD traffic impact on the Noc-based SoCs. Proceedings of the SBCCI'10. 2010 ;
  • Unidade: EP

    Subjects: COMPUTAÇÃO RECONFIGURÁVEL, ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, MICROELETRÔNICA, CAD, CIRCUITOS DE CHAVEAMENTO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      RAFFO JARA, Mario Andrés; WANG, Jiang Chau. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos. 2010.Universidade de São Paulo, São Paulo, 2010. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/ >.
    • APA

      Raffo Jara, M. A., & Wang, J. C. (2010). Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
    • NLM

      Raffo Jara MA, Wang JC. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
    • Vancouver

      Raffo Jara MA, Wang JC. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
  • Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS (PROJETO;METODOLOGIA)

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CASTRO MÁRQUEZ, Carlos Iván; WANG, Jiang Chau. Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória. 2009.Universidade de São Paulo, São Paulo, 2009. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032009-172605/ >.
    • APA

      Castro Márquez, C. I., & Wang, J. C. (2009). Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032009-172605/
    • NLM

      Castro Márquez CI, Wang JC. Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória [Internet]. 2009 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032009-172605/
    • Vancouver

      Castro Márquez CI, Wang JC. Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória [Internet]. 2009 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032009-172605/
  • Source: SBCCI 2009: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP

    Assunto: ALGORITMOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CASTRO MÁRQUEZ, Carlos Iván; STRUM, Marius; WANG, Jiang Chau. A PD-based methodology to enhance efficiency in testbenches with random stimulation. Anais.. Natal: Sociedade Brasileira de Computação, 2009.
    • APA

      Castro Márquez, C. I., Strum, M., & Wang, J. C. (2009). A PD-based methodology to enhance efficiency in testbenches with random stimulation. In SBCCI 2009: Proceedings. Natal: Sociedade Brasileira de Computação.
    • NLM

      Castro Márquez CI, Strum M, Wang JC. A PD-based methodology to enhance efficiency in testbenches with random stimulation. SBCCI 2009: Proceedings. 2009 ;
    • Vancouver

      Castro Márquez CI, Strum M, Wang JC. A PD-based methodology to enhance efficiency in testbenches with random stimulation. SBCCI 2009: Proceedings. 2009 ;
  • Unidade: EP

    Subjects: CIRCUITOS DIGITAIS (MODELAGEM), CIRCUITOS INTEGRADOS, SISTEMA DE COMUNICAÇÃO, ANÁLISE DE DESEMPENHO, MODELOS MATEMÁTICOS, SILÍCIO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      FARIA, Frederico de; WANG, Jiang Chau. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício. 2007.Universidade de São Paulo, São Paulo, 2007. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/ >.
    • APA

      Faria, F. de, & Wang, J. C. (2007). Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/
    • NLM

      Faria F de, Wang JC. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício [Internet]. 2007 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/
    • Vancouver

      Faria F de, Wang JC. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício [Internet]. 2007 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/
  • Unidade: EP

    Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      WANG, Jiang Chau. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006.Universidade de São Paulo, São Paulo, 2006.
    • APA

      Wang, J. C. (2006). Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. Universidade de São Paulo, São Paulo.
    • NLM

      Wang JC. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006 ;
    • Vancouver

      Wang JC. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006 ;
  • Unidade: EP

    Subjects: HARDWARE, CIRCUITOS INTEGRADOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GONZALEZ, José Artur Quilici; WANG, Jiang Chau. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines. 2006.Universidade de São Paulo, São Paulo, 2006. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/ >.
    • APA

      Gonzalez, J. A. Q., & Wang, J. C. (2006). Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
    • NLM

      Gonzalez JAQ, Wang JC. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
    • Vancouver

      Gonzalez JAQ, Wang JC. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
  • Unidade: EP

    Assunto: SISTEMAS EMBUTIDOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PATIÑO ALVAREZ, Gustavo Adolfo; WANG, Jiang Chau. Especificação e implementação de uma representação intermediária unificada para sistemas digitais. 2005.Universidade de São Paulo, São Paulo, 2005.
    • APA

      Patiño Alvarez, G. A., & Wang, J. C. (2005). Especificação e implementação de uma representação intermediária unificada para sistemas digitais. Universidade de São Paulo, São Paulo.
    • NLM

      Patiño Alvarez GA, Wang JC. Especificação e implementação de uma representação intermediária unificada para sistemas digitais. 2005 ;
    • Vancouver

      Patiño Alvarez GA, Wang JC. Especificação e implementação de uma representação intermediária unificada para sistemas digitais. 2005 ;
  • Source: SBCCI 2005. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP

    Subjects: CONTROLADORES PROGRAMÁVEIS, SISTEMAS DE CONTROLE

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      OLIVEIRA, Duarte Lopes de; STRUM, Marius; WANG, Jiang Chau. Miriã_SI: a tool for the synthesis of speed-independent multi burst-mode controllers. Anais.. New York: ACM, 2005.
    • APA

      Oliveira, D. L. de, Strum, M., & Wang, J. C. (2005). Miriã_SI: a tool for the synthesis of speed-independent multi burst-mode controllers. In SBCCI 2005. New York: ACM.
    • NLM

      Oliveira DL de, Strum M, Wang JC. Miriã_SI: a tool for the synthesis of speed-independent multi burst-mode controllers. SBCCI 2005. 2005 ;
    • Vancouver

      Oliveira DL de, Strum M, Wang JC. Miriã_SI: a tool for the synthesis of speed-independent multi burst-mode controllers. SBCCI 2005. 2005 ;

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2020