Filters : "Soares Júnior, João Navarro" Limpar

Filters



Refine with date range


  • Unidade: EESC

    Subjects: Circuitos Analógicos, Processamento De Sinais, Algoritmos

    Online source accessHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ISHIBE, Eder Issao; SOARES JÚNIOR, João Navarro. Projeto de uma fonte de tensão de referência. 2014.Universidade de São Paulo, São Carlos, 2014. Disponível em: < http://www.teses.usp.br/teses/disponiveis/18/18155/tde-24072014-165540/pt-br.php >.
    • APA

      Ishibe, E. I., & Soares Júnior, J. N. (2014). Projeto de uma fonte de tensão de referência. Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18155/tde-24072014-165540/pt-br.php
    • NLM

      Ishibe EI, Soares Júnior JN. Projeto de uma fonte de tensão de referência [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-24072014-165540/pt-br.php
    • Vancouver

      Ishibe EI, Soares Júnior JN. Projeto de uma fonte de tensão de referência [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-24072014-165540/pt-br.php
  • Conference title: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC

    Subjects: Método De Monte Carlo, Circuitos Integrados

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ISHIBE, Eder Issao; SOARES JÚNIOR, João Navarro. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. Anais.. Piscataway: IEEE, 2013.
    • APA

      Ishibe, E. I., & Soares Júnior, J. N. (2013). A CMOS bandgap reference circuit with a temperature coefficient adjustment block. In . Piscataway: IEEE.
    • NLM

      Ishibe EI, Soares Júnior JN. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013 ;
    • Vancouver

      Ishibe EI, Soares Júnior JN. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013 ;
  • Unidade: EESC

    Subjects: Microeletrônica, Telecomunicações

    Online source accessHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ALARCÓN CUBAS, Heiner Grover; SOARES JÚNIOR, João Navarro. Projeto de um modulador sigma-delta de baixo consumo para sinais de áudio. 2013.Universidade de São Paulo, São Carlos, 2013. Disponível em: < http://www.teses.usp.br/teses/disponiveis/18/18155/tde-01072013-104920/pt-br.php >.
    • APA

      Alarcón Cubas, H. G., & Soares Júnior, J. N. (2013). Projeto de um modulador sigma-delta de baixo consumo para sinais de áudio. Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18155/tde-01072013-104920/pt-br.php
    • NLM

      Alarcón Cubas HG, Soares Júnior JN. Projeto de um modulador sigma-delta de baixo consumo para sinais de áudio [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-01072013-104920/pt-br.php
    • Vancouver

      Alarcón Cubas HG, Soares Júnior JN. Projeto de um modulador sigma-delta de baixo consumo para sinais de áudio [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-01072013-104920/pt-br.php
  • Unidade: EESC

    Subjects: Algoritmos Genéticos, Transistores, Recozimento (simulação)

    Online source accessHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      VERA CASAÑAS, César William; SOARES JÚNIOR, João Navarro. Projeto de amplificadores de baixo ruído usando algoritmos metaheurísticos. 2013.Universidade de São Paulo, São Carlos, 2013. Disponível em: < http://www.teses.usp.br/teses/disponiveis/18/18155/tde-18072013-111332/pt-br.php >.
    • APA

      Vera Casañas, C. W., & Soares Júnior, J. N. (2013). Projeto de amplificadores de baixo ruído usando algoritmos metaheurísticos. Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18155/tde-18072013-111332/pt-br.php
    • NLM

      Vera Casañas CW, Soares Júnior JN. Projeto de amplificadores de baixo ruído usando algoritmos metaheurísticos [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-18072013-111332/pt-br.php
    • Vancouver

      Vera Casañas CW, Soares Júnior JN. Projeto de amplificadores de baixo ruído usando algoritmos metaheurísticos [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-18072013-111332/pt-br.php
  • Unidade: EESC

    Subjects: Circuitos Integrados Mos

    Online source accessHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SASSI, André Berti; SOARES JÚNIOR, João Navarro. Projeto de uma ULA de inteiros e de baixo consumo em tecnologia CMOS. 2013.Universidade de São Paulo, São Carlos, 2013. Disponível em: < http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-133826/pt-br.php >.
    • APA

      Sassi, A. B., & Soares Júnior, J. N. (2013). Projeto de uma ULA de inteiros e de baixo consumo em tecnologia CMOS. Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-133826/pt-br.php
    • NLM

      Sassi AB, Soares Júnior JN. Projeto de uma ULA de inteiros e de baixo consumo em tecnologia CMOS [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-133826/pt-br.php
    • Vancouver

      Sassi AB, Soares Júnior JN. Projeto de uma ULA de inteiros e de baixo consumo em tecnologia CMOS [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-133826/pt-br.php
  • Unidade: EESC

    Subjects: Circuitos Analógicos, Heurística, Matlab

    Online source accessHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SASSI, Mariela Mayumi Franchini Sasaki; SOARES JÚNIOR, João Navarro. Projeto de fontes de tensão de referência através de metaheurísticas. 2013.Universidade de São Paulo, São Carlos, 2013. Disponível em: < http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-134021/pt-br.php >.
    • APA

      Sassi, M. M. F. S., & Soares Júnior, J. N. (2013). Projeto de fontes de tensão de referência através de metaheurísticas. Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-134021/pt-br.php
    • NLM

      Sassi MMFS, Soares Júnior JN. Projeto de fontes de tensão de referência através de metaheurísticas [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-134021/pt-br.php
    • Vancouver

      Sassi MMFS, Soares Júnior JN. Projeto de fontes de tensão de referência através de metaheurísticas [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-134021/pt-br.php
  • Conference title: IEEE Latin American Symposium on Circuits and Systems - LASCAS. Unidade: EESC

    Subjects: Conversores A/d E D/a, Filtros Elétricos Digitais, Consumo De Energia Elétrica (controle)

    Online source accessDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CARVALHO, Dionísio de; SOARES JÚNIOR, João Navarro. A power optimized decimator for sigma-delta data converters. Anais.. Piscataway: IEEE, 2013.Disponível em: DOI: 10.1109/LASCAS.2013.6519018.
    • APA

      Carvalho, D. de, & Soares Júnior, J. N. (2013). A power optimized decimator for sigma-delta data converters. In . Piscataway: IEEE. doi:10.1109/LASCAS.2013.6519018
    • NLM

      Carvalho D de, Soares Júnior JN. A power optimized decimator for sigma-delta data converters [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/LASCAS.2013.6519018
    • Vancouver

      Carvalho D de, Soares Júnior JN. A power optimized decimator for sigma-delta data converters [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/LASCAS.2013.6519018
  • Conference title: IEEE Latin American Symposium on Circuits and Systems - LASCAS. Unidade: EESC

    Subjects: Telecomunicações, Conversores A/d E D/a

    Online source accessDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ALARCÓN CUBAS, Heiner Grover; SOARES JÚNIOR, João Navarro. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology. Anais.. Piscataway: IEEE, 2013.Disponível em: DOI: 10.1109/LASCAS.2013.6519051.
    • APA

      Alarcón Cubas, H. G., & Soares Júnior, J. N. (2013). Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology. In . Piscataway: IEEE. doi:10.1109/LASCAS.2013.6519051
    • NLM

      Alarcón Cubas HG, Soares Júnior JN. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/LASCAS.2013.6519051
    • Vancouver

      Alarcón Cubas HG, Soares Júnior JN. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/LASCAS.2013.6519051
  • Conference title: IEEE International Midwest Symposium on Circuits and Systems - MWSCAS. Unidade: EESC

    Subjects: Método De Monte Carlo, Heurística, Algoritmos

    Online source accessDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ISHIBE, Eder Issao; SOARES JÚNIOR, João Navarro. A bandgap circuit with a temperature coefficient adjustment block. Anais.. Piscataway: IEEE, 2013.Disponível em: DOI: 10.1109/MWSCAS.2013.6674595.
    • APA

      Ishibe, E. I., & Soares Júnior, J. N. (2013). A bandgap circuit with a temperature coefficient adjustment block. In . Piscataway: IEEE. doi:10.1109/MWSCAS.2013.6674595
    • NLM

      Ishibe EI, Soares Júnior JN. A bandgap circuit with a temperature coefficient adjustment block [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/MWSCAS.2013.6674595
    • Vancouver

      Ishibe EI, Soares Júnior JN. A bandgap circuit with a temperature coefficient adjustment block [Internet]. 2013 ;Available from: http://dx.doi.org/10.1109/MWSCAS.2013.6674595
  • Conference title: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC

    Subjects: Modulação Digital, Circuitos Eletrônicos

    Online source accessDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ALARCÓN CUBAS, Heiner Grover; SOARES JÚNIOR, João Navarro. Top-down design for low power multi-bit sigma-delta modulator. Anais.. Piscataway, NJ: IEEE, 2012.Disponível em: DOI: 10.1109/SBCCI.2012.6344448.
    • APA

      Alarcón Cubas, H. G., & Soares Júnior, J. N. (2012). Top-down design for low power multi-bit sigma-delta modulator. In . Piscataway, NJ: IEEE. doi:10.1109/SBCCI.2012.6344448
    • NLM

      Alarcón Cubas HG, Soares Júnior JN. Top-down design for low power multi-bit sigma-delta modulator [Internet]. 2012 ;Available from: http://dx.doi.org/10.1109/SBCCI.2012.6344448
    • Vancouver

      Alarcón Cubas HG, Soares Júnior JN. Top-down design for low power multi-bit sigma-delta modulator [Internet]. 2012 ;Available from: http://dx.doi.org/10.1109/SBCCI.2012.6344448
  • Unidade: EESC

    Subjects: Telecomunicações, Circuitos Integrados Mos

    Online source accessHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GUERREIRO, Gabriel Rebello; SOARES JÚNIOR, João Navarro. Projeto de indutores ativos para RF. 2011.Universidade de São Paulo, São Carlos, 2011. Disponível em: < http://www.teses.usp.br/teses/disponiveis/18/18155/tde-14022012-093949/pt-br.php >.
    • APA

      Guerreiro, G. R., & Soares Júnior, J. N. (2011). Projeto de indutores ativos para RF. Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18155/tde-14022012-093949/pt-br.php
    • NLM

      Guerreiro GR, Soares Júnior JN. Projeto de indutores ativos para RF [Internet]. 2011 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-14022012-093949/pt-br.php
    • Vancouver

      Guerreiro GR, Soares Júnior JN. Projeto de indutores ativos para RF [Internet]. 2011 ;Available from: http://www.teses.usp.br/teses/disponiveis/18/18155/tde-14022012-093949/pt-br.php
  • Conference title: IEEE International Symposium of Circuits and Systems - ISCAS. Unidade: EESC

    Subjects: Circuitos Integrados Mos, Circuitos Eletrônicos

    Online source accessDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SOARES JÚNIOR, João Navarro; ISHIBE, Eder Issao. A simple CMOS bandgap reference circuit with sub-1-V operation. Anais.. Piscataway, NJ: IEEE, 2011.Disponível em: DOI: 10.1109/ISCAS.2011.5938059.
    • APA

      Soares Júnior, J. N., & Ishibe, E. I. (2011). A simple CMOS bandgap reference circuit with sub-1-V operation. In . Piscataway, NJ: IEEE. doi:10.1109/ISCAS.2011.5938059
    • NLM

      Soares Júnior JN, Ishibe EI. A simple CMOS bandgap reference circuit with sub-1-V operation [Internet]. 2011 ;Available from: http://dx.doi.org/10.1109/ISCAS.2011.5938059
    • Vancouver

      Soares Júnior JN, Ishibe EI. A simple CMOS bandgap reference circuit with sub-1-V operation [Internet]. 2011 ;Available from: http://dx.doi.org/10.1109/ISCAS.2011.5938059
  • In: Resumos. Conference title: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo. Unidade: EESC

    Subjects: Microeletrônica, Circuitos Integrados Mos

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CALDERARO, Felipe Boteon; SOARES JÚNIOR, João Navarro. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. Anais.. São Paulo: USP, 2008.
    • APA

      Calderaro, F. B., & Soares Júnior, J. N. (2008). Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. In Resumos. São Paulo: USP.
    • NLM

      Calderaro FB, Soares Júnior JN. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. Resumos. 2008 ;
    • Vancouver

      Calderaro FB, Soares Júnior JN. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. Resumos. 2008 ;


Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2020