ReP USP - Resultado da busca

Artigo de periodico
Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature (2016)
Pavanello, Marcelo Antonio; Souza, Michelly de; Ribeiro, Thales Augusto; Martino, João Antonio ; Flandre, Denis
Source: Semiconductor Science and Technology. Unidade: EP
Subjects: SILÍCIO, SEMICONDUTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio; SOUZA, Michelly de; RIBEIRO, Thales Augusto; MARTINO, João Antonio; FLANDRE, Denis. Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature. Semiconductor Science and Technology[S.l.], v. 31, n. 11, p. 114005, 2016. Disponível em: < https://doi.org/10.1088/0268-1242/31/11/114005 > DOI: 10.1088/0268-1242/31/11/114005.
APA
Pavanello, M. A., Souza, M. de, Ribeiro, T. A., Martino, J. A., & Flandre, D. (2016). Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature. Semiconductor Science and Technology, 31( 11), 114005. doi:10.1088/0268-1242/31/11/114005
NLM
Pavanello MA, Souza M de, Ribeiro TA, Martino JA, Flandre D. Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature [Internet]. Semiconductor Science and Technology. 2016 ; 31( 11): 114005.Available from: https://doi.org/10.1088/0268-1242/31/11/114005
Vancouver
Pavanello MA, Souza M de, Ribeiro TA, Martino JA, Flandre D. Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature [Internet]. Semiconductor Science and Technology. 2016 ; 31( 11): 114005.Available from: https://doi.org/10.1088/0268-1242/31/11/114005
Tese
Efeito da tensão mecânica no ruído de baixa frequência de transistores SOI planares e tridimensionais (2015)
Souza, Marcio Alves Sodré de; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES, ENCAPSULAMENTO ELETRÔNICO, TENSÃO DOS MATERIAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Marcio Alves Sodré de; PAVANELLO, Marcelo Antonio. Efeito da tensão mecânica no ruído de baixa frequência de transistores SOI planares e tridimensionais. 2015.Universidade de São Paulo, São Paulo, 2015. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15072016-142254/pt-br.php >.
APA
Souza, M. A. S. de, & Pavanello, M. A. (2015). Efeito da tensão mecânica no ruído de baixa frequência de transistores SOI planares e tridimensionais. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15072016-142254/pt-br.php
NLM
Souza MAS de, Pavanello MA. Efeito da tensão mecânica no ruído de baixa frequência de transistores SOI planares e tridimensionais [Internet]. 2015 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15072016-142254/pt-br.php
Vancouver
Souza MAS de, Pavanello MA. Efeito da tensão mecânica no ruído de baixa frequência de transistores SOI planares e tridimensionais [Internet]. 2015 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15072016-142254/pt-br.php
Tese
Operação e modelagem de transistores MOS sem junções (2013)
Doria, Renan Trevisoli; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES, SILÍCIO, DISPOSITIVOS ELETRÔNICOS, MEDIDAS ELÉTRICAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DORIA, Renan Trevisoli; PAVANELLO, Marcelo Antonio. Operação e modelagem de transistores MOS sem junções. 2013.Universidade de São Paulo, São Paulo, 2013. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082013-162413/pt-br.php >.
APA
Doria, R. T., & Pavanello, M. A. (2013). Operação e modelagem de transistores MOS sem junções. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082013-162413/pt-br.php
NLM
Doria RT, Pavanello MA. Operação e modelagem de transistores MOS sem junções [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082013-162413/pt-br.php
Vancouver
Doria RT, Pavanello MA. Operação e modelagem de transistores MOS sem junções [Internet]. 2013 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082013-162413/pt-br.php
Artigo de periodico
Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates (2013)
Doria, Rodrigo Trevisoli; Martino, João Antonio ; Simoen, Eddy; Claeys, Cor; Pavanello, Marcelo Antonio
Source: Solid-State Electronics. Unidade: FAU
Assunto: SILÍCIO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DORIA, Rodrigo Trevisoli; MARTINO, João Antonio; SIMOEN, Eddy; CLAEYS, Cor; PAVANELLO, Marcelo Antonio. Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates. Solid-State Electronics[S.l.], v. 90, p. 121-126, 2013. Disponível em: < https://doi.org/10.1016/j.sse.2013.02.042 > DOI: 10.1016/j.sse.2013.02.042.
APA
Doria, R. T., Martino, J. A., Simoen, E., Claeys, C., & Pavanello, M. A. (2013). Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates. Solid-State Electronics, 90, 121-126. doi:10.1016/j.sse.2013.02.042
NLM
Doria RT, Martino JA, Simoen E, Claeys C, Pavanello MA. Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates [Internet]. Solid-State Electronics. 2013 ; 90 121-126.Available from: https://doi.org/10.1016/j.sse.2013.02.042
Vancouver
Doria RT, Martino JA, Simoen E, Claeys C, Pavanello MA. Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates [Internet]. Solid-State Electronics. 2013 ; 90 121-126.Available from: https://doi.org/10.1016/j.sse.2013.02.042
Tese
Operação analógica de transistores de múltiplas portas em função da temperatura (2010)
Doria, Rodrigo Trevisoli; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES, SILÍCIO, DISPOSITIVOS ELETRÔNICOS, CIRCUITOS ANALÓGICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DORIA, Rodrigo Trevisoli; PAVANELLO, Marcelo Antonio. Operação analógica de transistores de múltiplas portas em função da temperatura. 2010.Universidade de São Paulo, São Paulo, 2010. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/?&lang=pt-br >.
APA
Doria, R. T., & Pavanello, M. A. (2010). Operação analógica de transistores de múltiplas portas em função da temperatura. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/?&lang=pt-br
NLM
Doria RT, Pavanello MA. Operação analógica de transistores de múltiplas portas em função da temperatura [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/?&lang=pt-br
Vancouver
Doria RT, Pavanello MA. Operação analógica de transistores de múltiplas portas em função da temperatura [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/?&lang=pt-br
Artigo de periodico
Performance of source follower buffers implemented with standard and strained triple-gate nFinFETs (2010)
Pavanello, Marcelo Antonio; Martino, João Antonio ; Simoen, Eddy; Claeys, Cor; Rooyackers, R.; Collaert, N.
Source: Journal of Integrated Circuits and Systems. Unidade: EP
Assunto: TRANSISTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio; MARTINO, João Antonio; SIMOEN, Eddy; et al. Performance of source follower buffers implemented with standard and strained triple-gate nFinFETs. Journal of Integrated Circuits and Systems, Porto Alegre, v. 5, n. 2, p. 168-173, 2010.
APA
Pavanello, M. A., Martino, J. A., Simoen, E., Claeys, C., Rooyackers, R., & Collaert, N. (2010). Performance of source follower buffers implemented with standard and strained triple-gate nFinFETs. Journal of Integrated Circuits and Systems, 5( 2), 168-173.
NLM
Pavanello MA, Martino JA, Simoen E, Claeys C, Rooyackers R, Collaert N. Performance of source follower buffers implemented with standard and strained triple-gate nFinFETs. Journal of Integrated Circuits and Systems. 2010 ;5( 2): 168-173.
Vancouver
Pavanello MA, Martino JA, Simoen E, Claeys C, Rooyackers R, Collaert N. Performance of source follower buffers implemented with standard and strained triple-gate nFinFETs. Journal of Integrated Circuits and Systems. 2010 ;5( 2): 168-173.
Artigo de periodico
Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape (2009)
Buhler, R T; Giacomini, R; Pavanello, Marcelo Antonio; Martino, João Antonio
Source: Semiconductor Science and Technology. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BUHLER, R T; GIACOMINI, R; PAVANELLO, Marcelo Antonio; MARTINO, João Antonio. Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape. Semiconductor Science and Technology, Bristol; Woodbury, v. 24, n. 11, 2009. DOI: 10.1088/0268-1242/24/11/115017.
APA
Buhler, R. T., Giacomini, R., Pavanello, M. A., & Martino, J. A. (2009). Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape. Semiconductor Science and Technology, 24( 11). doi:10.1088/0268-1242/24/11/115017
NLM
Buhler RT, Giacomini R, Pavanello MA, Martino JA. Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape. Semiconductor Science and Technology. 2009 ; 24( 11):
Vancouver
Buhler RT, Giacomini R, Pavanello MA, Martino JA. Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape. Semiconductor Science and Technology. 2009 ; 24( 11):
Trabalho de evento
Influence of fin width on the intrinsic voltage gain of standard and strained triple-gate nFinFETs (2008)
Pavanello, Marcelo Antonio; Martino, João Antonio (orient.) ; Simoen, Eddy; Rooyackers, R; Collaert, N; Claeys, Cor
Source: SBMICRO 2008: Anais. Conference titles: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio; MARTINO, João Antonio; SIMOEN, Eddy; et al. Influence of fin width on the intrinsic voltage gain of standard and strained triple-gate nFinFETs. Anais.. Pennington: The Electrochemical Society, 2008.
APA
Pavanello, M. A., Martino, J. A., Simoen, E., Rooyackers, R., Collaert, N., & Claeys, C. (2008). Influence of fin width on the intrinsic voltage gain of standard and strained triple-gate nFinFETs. In SBMICRO 2008: Anais. Pennington: The Electrochemical Society.
NLM
Pavanello MA, Martino JA, Simoen E, Rooyackers R, Collaert N, Claeys C. Influence of fin width on the intrinsic voltage gain of standard and strained triple-gate nFinFETs. SBMICRO 2008: Anais. 2008 ;
Vancouver
Pavanello MA, Martino JA, Simoen E, Rooyackers R, Collaert N, Claeys C. Influence of fin width on the intrinsic voltage gain of standard and strained triple-gate nFinFETs. SBMICRO 2008: Anais. 2008 ;
Tese
Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas (2008)
Souza, Michelly de; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES (MODELAGEM), DISPOSITIVOS ELETRÔNICOS, CIRCUITOS ANALÓGICOS, MEDIDAS ELÉTRICAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Michelly de; PAVANELLO, Marcelo Antonio. Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas. 2008.Universidade de São Paulo, São Paulo, 2008. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-29012009-161414/ >.
APA
Souza, M. de, & Pavanello, M. A. (2008). Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-29012009-161414/
NLM
Souza M de, Pavanello MA. Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas [Internet]. 2008 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-29012009-161414/
Vancouver
Souza M de, Pavanello MA. Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas [Internet]. 2008 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-29012009-161414/
Trabalho de evento
Low temperature operation of undoped body triple-gate finFETs from an analog perspective (2007)
Pavanello, Marcelo Antonio; Martino, João Antonio ; Simoen, Eddy; Rooyackers, R; Collaert, N; Claeys, Cor
Source: SBMicro 2007. Conference titles: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio; MARTINO, João Antonio; SIMOEN, Eddy; et al. Low temperature operation of undoped body triple-gate finFETs from an analog perspective. Anais.. Pennington: The Electrochemical Society, 2007.
APA
Pavanello, M. A., Martino, J. A., Simoen, E., Rooyackers, R., Collaert, N., & Claeys, C. (2007). Low temperature operation of undoped body triple-gate finFETs from an analog perspective. In SBMicro 2007. Pennington: The Electrochemical Society.
NLM
Pavanello MA, Martino JA, Simoen E, Rooyackers R, Collaert N, Claeys C. Low temperature operation of undoped body triple-gate finFETs from an analog perspective. SBMicro 2007. 2007 ;
Vancouver
Pavanello MA, Martino JA, Simoen E, Rooyackers R, Collaert N, Claeys C. Low temperature operation of undoped body triple-gate finFETs from an analog perspective. SBMicro 2007. 2007 ;
Trabalho de evento
Sidewall angle influence on the finFET analog parameters (2007)
Giacomini, Renato Camargo; Martino, João Antonio ; Pavanello, Marcelo Antonio
Source: SBMicro 2007. Conference titles: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GIACOMINI, Renato Camargo; MARTINO, João Antonio; PAVANELLO, Marcelo Antonio. Sidewall angle influence on the finFET analog parameters. Anais.. Pennington: The Electrochemical Society, 2007.
APA
Giacomini, R. C., Martino, J. A., & Pavanello, M. A. (2007). Sidewall angle influence on the finFET analog parameters. In SBMicro 2007. Pennington: The Electrochemical Society.
NLM
Giacomini RC, Martino JA, Pavanello MA. Sidewall angle influence on the finFET analog parameters. SBMicro 2007. 2007 ;
Vancouver
Giacomini RC, Martino JA, Pavanello MA. Sidewall angle influence on the finFET analog parameters. SBMicro 2007. 2007 ;
Trabalho de evento
Physical characterization and reliability aspects of MuGFETs (2007)
Claeys, Cor; Simoen, Eddy; Rafi, J.M.; Pavanello, Marcelo Antonio; Martino, João Antonio
Source: SBMicro 2007. Conference titles: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CLAEYS, Cor; SIMOEN, Eddy; RAFI, J.M.; PAVANELLO, Marcelo Antonio; MARTINO, João Antonio. Physical characterization and reliability aspects of MuGFETs. Anais.. Pennington: The Electrochemical Society, 2007.
APA
Claeys, C., Simoen, E., Rafi, J. M., Pavanello, M. A., & Martino, J. A. (2007). Physical characterization and reliability aspects of MuGFETs. In SBMicro 2007. Pennington: The Electrochemical Society.
NLM
Claeys C, Simoen E, Rafi JM, Pavanello MA, Martino JA. Physical characterization and reliability aspects of MuGFETs. SBMicro 2007. 2007 ;
Vancouver
Claeys C, Simoen E, Rafi JM, Pavanello MA, Martino JA. Physical characterization and reliability aspects of MuGFETs. SBMicro 2007. 2007 ;
Trabalho de evento
Comparison between bulk and floating body partially depleted SOI nMOSFETs for high frequency analog applications operating from 300 K down to 95 K (2005)
Pavanello, Marcelo Antonio; Martino, João Antonio ; Simoen, E; Claeys, Cor
Source: Microelectronics Technology and Devices SBMICRO 2005. Conference titles: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio; MARTINO, João Antonio; SIMOEN, E; CLAEYS, Cor. Comparison between bulk and floating body partially depleted SOI nMOSFETs for high frequency analog applications operating from 300 K down to 95 K. Anais.. Pennington: The Electrochemical Society, 2005.
APA
Pavanello, M. A., Martino, J. A., Simoen, E., & Claeys, C. (2005). Comparison between bulk and floating body partially depleted SOI nMOSFETs for high frequency analog applications operating from 300 K down to 95 K. In Microelectronics Technology and Devices SBMICRO 2005. Pennington: The Electrochemical Society.
NLM
Pavanello MA, Martino JA, Simoen E, Claeys C. Comparison between bulk and floating body partially depleted SOI nMOSFETs for high frequency analog applications operating from 300 K down to 95 K. Microelectronics Technology and Devices SBMICRO 2005. 2005 ;
Vancouver
Pavanello MA, Martino JA, Simoen E, Claeys C. Comparison between bulk and floating body partially depleted SOI nMOSFETs for high frequency analog applications operating from 300 K down to 95 K. Microelectronics Technology and Devices SBMICRO 2005. 2005 ;
Parte de monografia/livro
Low temperature and channel engineering influence on harmonic distortion of soi nmosfets for analog applications (2005)
Pavanello, Marcelo Antonio; Cerdeira, A; Alemán, M. A.; Martino, João Antonio ; Vancaillie, L; Flandre, Denis
Source: International Symposium on Silicon-on-Insulator Technology and Devices XII. Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio; CERDEIRA, A; ALEMÁN, M. A.; et al. Low temperature and channel engineering influence on harmonic distortion of soi nmosfets for analog applications. In: International Symposium on Silicon-on-Insulator Technology and Devices XII[S.l: s.n.], 2005.
APA
Pavanello, M. A., Cerdeira, A., Alemán, M. A., Martino, J. A., Vancaillie, L., & Flandre, D. (2005). Low temperature and channel engineering influence on harmonic distortion of soi nmosfets for analog applications. In International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society.
NLM
Pavanello MA, Cerdeira A, Alemán MA, Martino JA, Vancaillie L, Flandre D. Low temperature and channel engineering influence on harmonic distortion of soi nmosfets for analog applications. In: International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society; 2005.
Vancouver
Pavanello MA, Cerdeira A, Alemán MA, Martino JA, Vancaillie L, Flandre D. Low temperature and channel engineering influence on harmonic distortion of soi nmosfets for analog applications. In: International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society; 2005.
Parte de monografia/livro
Implementation of high performance operational transconductance amplifiers using graded-channel SOI nMOSFETs (2005)
Gimenez, Salvador Pinillos; Pavanello, Marcelo Antonio; Martino, João Antonio ; Flandre, Denis
Source: International Symposium on Silicon-on-Insulator Technology and Devices XII. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GIMENEZ, Salvador Pinillos; PAVANELLO, Marcelo Antonio; MARTINO, João Antonio; FLANDRE, Denis. Implementation of high performance operational transconductance amplifiers using graded-channel SOI nMOSFETs. In: International Symposium on Silicon-on-Insulator Technology and Devices XII[S.l: s.n.], 2005.
APA
Gimenez, S. P., Pavanello, M. A., Martino, J. A., & Flandre, D. (2005). Implementation of high performance operational transconductance amplifiers using graded-channel SOI nMOSFETs. In International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society.
NLM
Gimenez SP, Pavanello MA, Martino JA, Flandre D. Implementation of high performance operational transconductance amplifiers using graded-channel SOI nMOSFETs. In: International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society; 2005.
Vancouver
Gimenez SP, Pavanello MA, Martino JA, Flandre D. Implementation of high performance operational transconductance amplifiers using graded-channel SOI nMOSFETs. In: International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society; 2005.
Trabalho de evento
Implementation of tunable resistors using graded-channel SOI MOSFETs operating in cryogenic environments (2005)
Pavanello, Marcelo Antonio; Cerdeira, Antonio Luiz; Martino, João Antonio ; Alemán, M. A.; Flandre, Denis
Source: Microelectronics Technology and Devices SBMICRO 2005. Conference titles: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio; CERDEIRA, Antonio Luiz; MARTINO, João Antonio; ALEMÁN, M. A.; FLANDRE, Denis. Implementation of tunable resistors using graded-channel SOI MOSFETs operating in cryogenic environments. Anais.. Pennington: The Electrochemical Society, 2005.
APA
Pavanello, M. A., Cerdeira, A. L., Martino, J. A., Alemán, M. A., & Flandre, D. (2005). Implementation of tunable resistors using graded-channel SOI MOSFETs operating in cryogenic environments. In Microelectronics Technology and Devices SBMICRO 2005. Pennington: The Electrochemical Society.
NLM
Pavanello MA, Cerdeira AL, Martino JA, Alemán MA, Flandre D. Implementation of tunable resistors using graded-channel SOI MOSFETs operating in cryogenic environments. Microelectronics Technology and Devices SBMICRO 2005. 2005 ;
Vancouver
Pavanello MA, Cerdeira AL, Martino JA, Alemán MA, Flandre D. Implementation of tunable resistors using graded-channel SOI MOSFETs operating in cryogenic environments. Microelectronics Technology and Devices SBMICRO 2005. 2005 ;
Artigo de periodico
Advantages of the graded-channel SOI FD MOSFET for application as a quasi-linear resistor (2005)
Cerdeira, Antonio; Alemán, Miguel A.; Pavanello, Marcelo Antonio; Martino, João Antonio
Source: IEEE Transactions on Electron Devices. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CERDEIRA, Antonio; ALEMÁN, Miguel A.; PAVANELLO, Marcelo Antonio; MARTINO, João Antonio. Advantages of the graded-channel SOI FD MOSFET for application as a quasi-linear resistor. IEEE Transactions on Electron Devices, New York, v. 52, n. 5, p. 967-972, 2005.
APA
Cerdeira, A., Alemán, M. A., Pavanello, M. A., & Martino, J. A. (2005). Advantages of the graded-channel SOI FD MOSFET for application as a quasi-linear resistor. IEEE Transactions on Electron Devices, 52( 5), 967-972.
NLM
Cerdeira A, Alemán MA, Pavanello MA, Martino JA. Advantages of the graded-channel SOI FD MOSFET for application as a quasi-linear resistor. IEEE Transactions on Electron Devices. 2005 ;52( 5): 967-972.
Vancouver
Cerdeira A, Alemán MA, Pavanello MA, Martino JA. Advantages of the graded-channel SOI FD MOSFET for application as a quasi-linear resistor. IEEE Transactions on Electron Devices. 2005 ;52( 5): 967-972.
Tese
Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs (2005)
Souza, Michelly de; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES (MODELAGEM), DISPOSITIVOS ELETRÔNICOS, CIRCUITOS ANALÓGICOS, MEDIDAS ELÉTRICAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Michelly de; PAVANELLO, Marcelo Antonio. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005.Universidade de São Paulo, São Paulo, 2005.
APA
Souza, M. de, & Pavanello, M. A. (2005). Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. Universidade de São Paulo, São Paulo.
NLM
Souza M de, Pavanello MA. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005 ;
Vancouver
Souza M de, Pavanello MA. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005 ;
Trabalho de evento
Potential of improved gain in operational transconductance amplifier using 0,5 Mm graded-channel SOI nMOSFET for applications in the gigahertz range (2005)
Gimenez, Salvador Pinillos; Pavanello, Marcelo Antonio; Martino, João Antonio ; Flandre, Denis
Source: Microelectronics Technology and Devices SBMICRO 2005. Conference titles: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GIMENEZ, Salvador Pinillos; PAVANELLO, Marcelo Antonio; MARTINO, João Antonio; FLANDRE, Denis. Potential of improved gain in operational transconductance amplifier using 0,5 Mm graded-channel SOI nMOSFET for applications in the gigahertz range. Anais.. Pennington: The Electrochemical Society, 2005.
APA
Gimenez, S. P., Pavanello, M. A., Martino, J. A., & Flandre, D. (2005). Potential of improved gain in operational transconductance amplifier using 0,5 Mm graded-channel SOI nMOSFET for applications in the gigahertz range. In Microelectronics Technology and Devices SBMICRO 2005. Pennington: The Electrochemical Society.
NLM
Gimenez SP, Pavanello MA, Martino JA, Flandre D. Potential of improved gain in operational transconductance amplifier using 0,5 Mm graded-channel SOI nMOSFET for applications in the gigahertz range. Microelectronics Technology and Devices SBMICRO 2005. 2005 ;
Vancouver
Gimenez SP, Pavanello MA, Martino JA, Flandre D. Potential of improved gain in operational transconductance amplifier using 0,5 Mm graded-channel SOI nMOSFET for applications in the gigahertz range. Microelectronics Technology and Devices SBMICRO 2005. 2005 ;
Parte de monografia/livro
Analysis of deep submicrometer bulk and fully depleted soi nmosfet analog operation at cryogenic temperatures (2005)
Pavanello, Marcelo Antonio; Martino, João Antonio ; Simoen, Eddy; Claeys, Cor
Source: International Symposium on Silicon-on-Insulator Technology and Devices XII. Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio; MARTINO, João Antonio; SIMOEN, Eddy; CLAEYS, Cor. Analysis of deep submicrometer bulk and fully depleted soi nmosfet analog operation at cryogenic temperatures. In: International Symposium on Silicon-on-Insulator Technology and Devices XII[S.l: s.n.], 2005.
APA
Pavanello, M. A., Martino, J. A., Simoen, E., & Claeys, C. (2005). Analysis of deep submicrometer bulk and fully depleted soi nmosfet analog operation at cryogenic temperatures. In International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society.
NLM
Pavanello MA, Martino JA, Simoen E, Claeys C. Analysis of deep submicrometer bulk and fully depleted soi nmosfet analog operation at cryogenic temperatures. In: International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society; 2005.
Vancouver
Pavanello MA, Martino JA, Simoen E, Claeys C. Analysis of deep submicrometer bulk and fully depleted soi nmosfet analog operation at cryogenic temperatures. In: International Symposium on Silicon-on-Insulator Technology and Devices XII. Pennington: The Electrochemical Society; 2005.

USP Schools

ReP

Filtros

Document Types

Authors

USP affiliated authors

Date published

Subjects

Source title

Publisher

Conference titles

Countries/Territories