Filtros : "ARQUITETURA RECONFIGURÁVEL" Limpar

Filtros



Refine with date range

Vocabulário Controlado do SIBiUSP


  • Unidade: ICMC

    Subjects: VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SILVA, Antonio Carlos Fernandes da; SILVA, Jorge Luiz e. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware. 2015.Universidade de São Paulo, São Carlos, 2015. Disponível em: < http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/ >.
    • APA

      Silva, A. C. F. da, & Silva, J. L. e. (2015). ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware. Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
    • NLM

      Silva ACF da, Silva JL e. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
    • Vancouver

      Silva ACF da, Silva JL e. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
  • Unidade: EP

    Subjects: MICROELETRÔNICA, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GOMES FILHO, Jonas; WANG, Jiang Chau. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip. 2014.Universidade de São Paulo, São Paulo, 2014. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/pt-br.php >.
    • APA

      Gomes Filho, J., & Wang, J. C. (2014). Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/pt-br.php
    • NLM

      Gomes Filho J, Wang JC. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/pt-br.php
    • Vancouver

      Gomes Filho J, Wang JC. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/pt-br.php
  • Unidade: EP

    Subjects: CAD, CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CORSO SARMIENTO, Jorge Arturo; RAMÍREZ FERNANDEZ, Francisco Javier. Plataforma de co-emulação de falhas em circuitos integrados. 2011.Universidade de São Paulo, São Paulo, 2011. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/pt-br.php >.
    • APA

      Corso Sarmiento, J. A., & Ramírez Fernandez, F. J. (2011). Plataforma de co-emulação de falhas em circuitos integrados. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/pt-br.php
    • NLM

      Corso Sarmiento JA, Ramírez Fernandez FJ. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/pt-br.php
    • Vancouver

      Corso Sarmiento JA, Ramírez Fernandez FJ. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/pt-br.php
  • Unidade: EP

    Subjects: ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GOMES FILHO, Jonas; WANG, Jiang Chau. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). 2010.Universidade de São Paulo, São Paulo, 2010. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/ >.
    • APA

      Gomes Filho, J., & Wang, J. C. (2010). Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
    • NLM

      Gomes Filho J, Wang JC. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
    • Vancouver

      Gomes Filho J, Wang JC. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
  • Unidade: EP

    Subjects: COMPUTAÇÃO RECONFIGURÁVEL, ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, MICROELETRÔNICA, CAD, CIRCUITOS DE CHAVEAMENTO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      RAFFO JARA, Mario Andrés; WANG, Jiang Chau. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos. 2010.Universidade de São Paulo, São Paulo, 2010. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/ >.
    • APA

      Raffo Jara, M. A., & Wang, J. C. (2010). Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
    • NLM

      Raffo Jara MA, Wang JC. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
    • Vancouver

      Raffo Jara MA, Wang JC. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
  • Source: Proceedings. Conference titles: Escola Regional de Alto Desempenho - ERAD. Unidade: ICMC

    Subjects: SISTEMAS EMBUTIDOS, VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ZELI, Rodrigo P.; SILVA, Jorge Luiz e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória. Anais.. Porto Alegre, RS: SBC, 2009.Disponível em: .
    • APA

      Zeli, R. P., & Silva, J. L. e. (2009). ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória. In Proceedings. Porto Alegre, RS: SBC. Recuperado de http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
    • NLM

      Zeli RP, Silva JL e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória [Internet]. Proceedings. 2009 ;Available from: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
    • Vancouver

      Zeli RP, Silva JL e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória [Internet]. Proceedings. 2009 ;Available from: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
  • Unidade: EP

    Subjects: ENGENHARIA DE COMPUTAÇÃO, ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      KERR JUNIOR, Roberto Borges; MIDORIKAWA, Edson Toshimi. Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache. 2008.Universidade de São Paulo, São Paulo, 2008. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3141/tde-01102008-135441/ >.
    • APA

      Kerr Junior, R. B., & Midorikawa, E. T. (2008). Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-01102008-135441/
    • NLM

      Kerr Junior RB, Midorikawa ET. Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache [Internet]. 2008 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-01102008-135441/
    • Vancouver

      Kerr Junior RB, Midorikawa ET. Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache [Internet]. 2008 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-01102008-135441/
  • Unidade: EP

    Subjects: CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS INTEGRADOS, MICROELETRÔNICA, CAD

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      VALIANTE FILHO, Filippo; HORTA, Edson Lemos. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. 2008.Universidade de São Paulo, São Paulo, 2008. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/ >.
    • APA

      Valiante Filho, F., & Horta, E. L. (2008). Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
    • NLM

      Valiante Filho F, Horta EL. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
    • Vancouver

      Valiante Filho F, Horta EL. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
  • Unidade: EP

    Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS (PROJETO), COMPUTAÇÃO RECONFIGURÁVEL (METODOLOGIA), ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      KOJIMA, Leandro; STRUM, Marius. Metodologia de projeto de sistemas dinamicamente reconfiguráveis. 2007.Universidade de São Paulo, São Paulo, 2007. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/ >.
    • APA

      Kojima, L., & Strum, M. (2007). Metodologia de projeto de sistemas dinamicamente reconfiguráveis. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
    • NLM

      Kojima L, Strum M. Metodologia de projeto de sistemas dinamicamente reconfiguráveis [Internet]. 2007 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
    • Vancouver

      Kojima L, Strum M. Metodologia de projeto de sistemas dinamicamente reconfiguráveis [Internet]. 2007 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
  • Unidade: ICMC

    Subjects: C (LINGUAGEM DE PROGRAMAÇÃO), HARDWARE, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      LOPES, Joelmir José; SILVA, Jorge Luiz e. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis. 2007.Universidade de São Paulo, São Carlos, 2007. Disponível em: < http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/ >.
    • APA

      Lopes, J. J., & Silva, J. L. e. (2007). Estudos e avaliações de compiladores para arquiteturas reconfiguráveis. Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
    • NLM

      Lopes JJ, Silva JL e. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
    • Vancouver

      Lopes JJ, Silva JL e. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
  • Source: FPGA-Based Systems. Unidade: ICMC

    Assunto: ARQUITETURA RECONFIGURÁVEL

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SILVA, Jorge Luiz e; VERONESI, Ricardo Luis Martins. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems[S.l: s.n.], 2006.
    • APA

      Silva, J. L. e, & Veronesi, R. L. M. (2006). RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In FPGA-Based Systems. Tandil: Papier.
    • NLM

      Silva JL e, Veronesi RLM. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems. Tandil: Papier; 2006.
    • Vancouver

      Silva JL e, Veronesi RLM. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems. Tandil: Papier; 2006.

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2020