Filtros : "Processamento de Sinais e Instrumentação" "MATLAB" Removido: "LOPES, JULIANA" Limpar


  • Unidade: EESC

    Subjects: PROCESSAMENTO DE IMAGENS, MATLAB, TEMPO-REAL (ARQUITETURA;SISTEMAS)

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      FREITAS, Jovander da Silva. Implementação de uma arquitetura para binarização de imagens em FPGA. 2012. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-15102012-164024/. Acesso em: 19 jul. 2024.
    • APA

      Freitas, J. da S. (2012). Implementação de uma arquitetura para binarização de imagens em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-15102012-164024/
    • NLM

      Freitas J da S. Implementação de uma arquitetura para binarização de imagens em FPGA [Internet]. 2012 ;[citado 2024 jul. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-15102012-164024/
    • Vancouver

      Freitas J da S. Implementação de uma arquitetura para binarização de imagens em FPGA [Internet]. 2012 ;[citado 2024 jul. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-15102012-164024/

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2024