A new efficient parallel algorithm for minimum spanning tree (2019)
- Authors:
- Autor USP: SONG, SIANG WUN - IME
- Unidade: IME
- DOI: 10.1109/CAHPC.2018.8645917
- Subjects: GEOMETRIA E MODELAGEM COMPUTACIONAL; COMPUTAÇÃO GRÁFICA
- Keywords: minimum spanning tree; parallel algorithm; BSP/CGM Model; GPU
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Piscataway
- Date published: 2019
- Source:
- Título: Proceedings
- Conference titles: International Symposium on Computer Architecture and High Performance Computing - SBAC-PAD
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
VASCONCELLOS, Jucele França de Alencar et al. A new efficient parallel algorithm for minimum spanning tree. 2019, Anais.. Piscataway: IEEE, 2019. Disponível em: https://doi.org/10.1109/CAHPC.2018.8645917. Acesso em: 14 fev. 2026. -
APA
Vasconcellos, J. F. de A., Cáceres, E. N., Mongelli, H., & Song, S. W. (2019). A new efficient parallel algorithm for minimum spanning tree. In Proceedings. Piscataway: IEEE. doi:10.1109/CAHPC.2018.8645917 -
NLM
Vasconcellos JF de A, Cáceres EN, Mongelli H, Song SW. A new efficient parallel algorithm for minimum spanning tree [Internet]. Proceedings. 2019 ;[citado 2026 fev. 14 ] Available from: https://doi.org/10.1109/CAHPC.2018.8645917 -
Vancouver
Vasconcellos JF de A, Cáceres EN, Mongelli H, Song SW. A new efficient parallel algorithm for minimum spanning tree [Internet]. Proceedings. 2019 ;[citado 2026 fev. 14 ] Available from: https://doi.org/10.1109/CAHPC.2018.8645917 - An all-substrings common subsequence algorithm
- Finding All Maximal Contiguous Subsequences of a Sequence of Numbers in O(1) Communication Rounds
- Efficient two-dimensional parallel pattern matching with scaling
- Real time systolic algorithm for one-the-fly hidden surface removal
- Resultados recentes para encolhimento de ciclos em malhas encaixadas
- Algoritmo de multiplicação de matrizes para implementação em VLSI
- Disposicoes compactas de arvores no plano
- Complexidade de e/s e projetos optimais de dispositivos para ordenação
- Highly configurable architecture for powerful processors
- Efficient embeddings into the hypercube using matrix transformations
Informações sobre o DOI: 10.1109/CAHPC.2018.8645917 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
2965159.pdf |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
