Exportar registro bibliográfico

Noise and PSRR improvement technique for TPC readout front-end in CMOS technology (2015)

  • Authors:
  • USP affiliated authors: HERRERA, HUGO DANIEL HERNÁNDEZ - EP
  • Unidades: EP
  • Sigla do Departamento: PSI
  • Subjects: CIRCUITOS INTEGRADOS; ÍONS PESADOS; DETECÇÃO DE PARTÍCULAS
  • Language: Inglês
  • Abstract: ALICE é um dos quatro grandes experimentos do acelerador de partículas LHC (Large Hadron Collider) instalado no laboratório europeu CERN. Um programa de atualizações desse experimento acaba de ser aprovado pelo comitê gestor do acelerador LHC. Dentro das atualizações planejadas para os próximos anos do experimento ALICE, está melhorar a resolução e eficiência de rastreamento de partículas produzidas em colisões entre íons pesados, mantendo a excelente capacidade de identificação de partículas para uma taxa de leitura de eventos significativamente maior da atual. Para se alcançar esse objetivo, entre outras ações, é preciso atualizar os detectores Time Projection Chamber (TPC), modificando a eletrônica de leitura de eventos, a qual não é adequada para esta migração. Para superar esta limitação tem sido proposto o projeto, simulação, fabricação, teste experimental e validação de um ASIC protótipo de aquisição de sinais e de processamento digital chamado SAMPA, que possa ser usado na eletrônica de detecção dos sinais no cátodo do TPC, que suporte polaridades negativas de tensão de entrada e leitura continua de dados, com 32 canais por chip, com menor consumo de potência comparado com a versão anterior do chip. Este trabalho tem como objetivo o projeto, fabricação, e teste experimental de um readout front-end em tecnologia CMOS 130nm, com polaridade configurable (positiva/ negativa), peaking time e sensibilidade, de forma que o novo SAMPA ASIC possa ser usada em ambos detectores. Para obter um ASIC integrando 32 canais por chip, o projeto do front-end proposto precisa ter baixa área e baixo consumo de potência, mas ao mesmo tempo requer baixo ruido. Neste sentido, uma nova técnica para melhorar a especificação de ruido e o PSRR (Power Supply Rejection Ratio) sem impacto no consumo de área e potência é proposta neste trabalho.A análise e as equações do circuito proposto são apresentadas as quais foram validadas por simulação e teste experimental de um circuito integrado com 5 canais do front-end projetado. O Equivalent Noise Charge medido foi <550e para uma capacitance do detector de 18.5pF. A área total do front-end foi de 2300?m × 150?m, e o consumo total de potencia medido foi de 9.1mW por canal.
  • Imprenta:
  • Data da defesa: 14.09.2015

  • How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      HERNÁNDEZ HERRERA, Hugo Daniel; VAN NOIJE, Wilhelmus Adrianus Maria. Noise and PSRR improvement technique for TPC readout front-end in CMOS technology. 2015.Universidade de São Paulo, São Paulo, 2015. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05072016-151016/pt-br.php >.
    • APA

      Hernández Herrera, H. D., & Van Noije, W. A. M. (2015). Noise and PSRR improvement technique for TPC readout front-end in CMOS technology. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05072016-151016/pt-br.php
    • NLM

      Hernández Herrera HD, Van Noije WAM. Noise and PSRR improvement technique for TPC readout front-end in CMOS technology [Internet]. 2015 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05072016-151016/pt-br.php
    • Vancouver

      Hernández Herrera HD, Van Noije WAM. Noise and PSRR improvement technique for TPC readout front-end in CMOS technology [Internet]. 2015 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-05072016-151016/pt-br.php

    Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2020