Protótipo dataflow implementado em FPGA (2014)
- Authors:
- Autor USP: RUGGIERO, CARLOS ANTONIO - IFSC
- Unidade: IFSC
- Subjects: ANÁLISE DE DADOS; ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES; PROCESSAMENTO DE DADOS
- Language: Português
- Imprenta:
- Publisher: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC
- Publisher place: São Carlos
- Date published: 2014
- ISBN: 9788561958091
- Source:
- Título: Livro de Resumos
- Conference titles: Semana Integrada do Instituto de Física de São Carlos - SIFSC
-
ABNT
SILVA JUNIOR, J. T. e MATIAS, P. e RUGGIERO, Carlos Antônio. Protótipo dataflow implementado em FPGA. 2014, Anais.. São Carlos: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC, 2014. . Acesso em: 23 jan. 2026. -
APA
Silva Junior, J. T., Matias, P., & Ruggiero, C. A. (2014). Protótipo dataflow implementado em FPGA. In Livro de Resumos. São Carlos: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC. -
NLM
Silva Junior JT, Matias P, Ruggiero CA. Protótipo dataflow implementado em FPGA. Livro de Resumos. 2014 ;[citado 2026 jan. 23 ] -
Vancouver
Silva Junior JT, Matias P, Ruggiero CA. Protótipo dataflow implementado em FPGA. Livro de Resumos. 2014 ;[citado 2026 jan. 23 ] - πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo
- Reducao de bits de emparelhamento de maquina de fluxo de dados de manchester
- Análise de transmissão e recepção de som e imagem em redes avançadas baseadas em IP
- Proposta e simulacao de uma arquitetura dataflow hibrida
- Protótipo dataflow em FPGA
- Redes de comunicação eletrônica
- Desenvolvimento de um kit de programas para grids computacionais científicos
- Comportamento de fluxos IP na rede local do IFSC
- Performance results for IP over MPLS traffic engineering
- Projeto de uma chave atm
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
