A parallel hardware architecture for scale and rotation invariant feature detection (2008)
- Authors:
- Autor USP: MARQUES, EDUARDO - ICMC
- Unidade: ICMC
- Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES; HARDWARE; SISTEMAS DISTRIBUÍDOS; PROGRAMAÇÃO CONCORRENTE; SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA
- Language: Inglês
- Source:
- Título: IEEE Transactions on Circuits and Systems for Video Technology
- ISSN: 1051-8215
- Volume/Número/Paginação/Ano: v. 18, n.12, p. 1703-1712, 2008
-
ABNT
BONATO, Vanderlei e MARQUES, Eduardo e CONSTANTINIDES, George A. A parallel hardware architecture for scale and rotation invariant feature detection. IEEE Transactions on Circuits and Systems for Video Technology, v. 18, n. 12, p. 1703-1712, 2008Tradução . . Disponível em: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855. Acesso em: 16 nov. 2025. -
APA
Bonato, V., Marques, E., & Constantinides, G. A. (2008). A parallel hardware architecture for scale and rotation invariant feature detection. IEEE Transactions on Circuits and Systems for Video Technology, 18( 12), 1703-1712. Recuperado de http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855 -
NLM
Bonato V, Marques E, Constantinides GA. A parallel hardware architecture for scale and rotation invariant feature detection [Internet]. IEEE Transactions on Circuits and Systems for Video Technology. 2008 ; 18( 12): 1703-1712.[citado 2025 nov. 16 ] Available from: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855 -
Vancouver
Bonato V, Marques E, Constantinides GA. A parallel hardware architecture for scale and rotation invariant feature detection [Internet]. IEEE Transactions on Circuits and Systems for Video Technology. 2008 ; 18( 12): 1703-1712.[citado 2025 nov. 16 ] Available from: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855 - Jato de tinta tem boa impressao em cores
- Travelmate 6.020 tem bom desempenho, mas e caro
- Implementacao de uma unidade central de processamento (ucp) utilizando-se metodologias avancadas para projeto de hardware
- Projeto de uma rede local de computadores de alta velocidade
- Implementação de um monitor para o kitlasd, baseado no microprocessador intel
- Um sistema em desenvolvimento de mapeamento e localização simultâneos usando multi-câmeras para robôs móveis
- Uma metodologia para análise de desempenho em códigos executados no processador Nios II
- Processador duplo gera boa performance
- Implementação do barramento on-chip AMBA baseada em computação reconfigurável
- A special-purpose language for implementing pipelined FPGA-based accelerators
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
