A parallel hardware architecture for scale and rotation invariant feature detection (2008)
- Authors:
- Autor USP: MARQUES, EDUARDO - ICMC
- Unidade: ICMC
- Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES; HARDWARE; SISTEMAS DISTRIBUÍDOS; PROGRAMAÇÃO CONCORRENTE; SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA
- Language: Inglês
- Source:
- Título: IEEE Transactions on Circuits and Systems for Video Technology
- ISSN: 1051-8215
- Volume/Número/Paginação/Ano: v. 18, n.12, p. 1703-1712, 2008
-
ABNT
BONATO, Vanderlei e MARQUES, Eduardo e CONSTANTINIDES, George A. A parallel hardware architecture for scale and rotation invariant feature detection. IEEE Transactions on Circuits and Systems for Video Technology, v. 18, n. 12, p. 1703-1712, 2008Tradução . . Disponível em: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855. Acesso em: 11 nov. 2024. -
APA
Bonato, V., Marques, E., & Constantinides, G. A. (2008). A parallel hardware architecture for scale and rotation invariant feature detection. IEEE Transactions on Circuits and Systems for Video Technology, 18( 12), 1703-1712. Recuperado de http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855 -
NLM
Bonato V, Marques E, Constantinides GA. A parallel hardware architecture for scale and rotation invariant feature detection [Internet]. IEEE Transactions on Circuits and Systems for Video Technology. 2008 ; 18( 12): 1703-1712.[citado 2024 nov. 11 ] Available from: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855 -
Vancouver
Bonato V, Marques E, Constantinides GA. A parallel hardware architecture for scale and rotation invariant feature detection [Internet]. IEEE Transactions on Circuits and Systems for Video Technology. 2008 ; 18( 12): 1703-1712.[citado 2024 nov. 11 ] Available from: http://ieeexplore.ieee.org/stamp/stamp.do?arnumber=4675857&isnumber=4675855 - Projeto de um subsistema de comunicação para aplicações em tempo real
- Requisitos de hardware para processamento a fluxo de dados distribuidos
- Design of the matching unit of a massively parallel dataflow computing systems
- Projeto de uma rede local de computadores de alta velocidade
- Implementação do método de campos potenciais para navegação de robôs móveis baseada em computação reconfigurável. (cdrom)
- Metodologia para implementação de controladores PID em FPGAs
- Um novo paradigma para o ensino de hardware - hardware básico e lógica digital
- Celular investe em recursos multimídia
- Celular do tipo deslizante tem boa qualidade de áudio
- Programa oferece segurança abrangente
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas