Estudo e projeto de um conversor D/A de alta velocidade em tecnologia CMOS (2005)
- Authors:
- Autor USP: SOUZA, CLAUDIA ALMERINDO DE - EP
- Unidade: EP
- Sigla do Departamento: PSI
- Subjects: MICROELETRÔNICA; CIRCUITOS INTEGRADOS MOS; CONVERSORES A/D E D/A
- Language: Português
- Abstract: Neste trabalho é descrito o projeto e testes de um conversor digital/analógico de alta velocidade fabricado em tecnologia CMOS. O conversor projetado possui resolução de 6 bits, trabalha em freqüência de 200 MSample/s, e foi fabricado na tecnologia CMOS de 0,35 µm da AMS (Austriamicrosystems), com quatro níveis de metal e 2 de silício policristalino. Uma das principais aplicações dos conversores D/A de alta velocidade é no processamento digital de sinais de vídeo, utilizado em sistemas de vídeo tais como os de TV digital e TVs de alta definição. Nestes sistemas, conversores D/A em tecnologia CMOS possuem vantagens tais como baixo consumo, baixo custo e a capacidade de sua integração com outros circuitos. O conversor D/A projetado é composto por uma matriz de células de corrente que são ativadas por dois decodificadores: um decodificador de colunas e outro decodificador de linhas. Estes recebem como entrada o sinal digital que deve ser convertido. As células de corrente são compostas por portas lógicas OR e NAND, inversores, latches, fontes de corrente e chaves que conectam ou não cada fonte individual a saída. Simulações do conversor D/A foram realizadas a partir de netlists extraídos do layout do circuito e através dos softwares HSPICE e ELDO. Para estas simulações foi utilizado o modelo BSIM3v3 com parâmetros típicos, worst speed e worst power. Através de simulação foi verificado o desempenho do conversor pela avaliação do número efetivo de bits. Osresultados demonstraram que o conversor possui uma boa resolução com uma freqüência de amostragem de 200 MHz, consumo de potência de 70 mW (corrente de saída variando de 0 a 19,8 mA) e tensão de alimentação VDD = 3,3 V. ) Nos testes experimentais, o conversor implementado apresentou erros de não linearidade integral menores que 0,46 LSB e erros de não linearidade diferencial menores que 0,22 LSB, o que assegura a monotonicidade do circuito. O chip implementado possui uma área ativa de 0,4 mm x 0,31 mm
- Imprenta:
- Data da defesa: 10.06.2005
-
ABNT
OLIVEIRA, Claudia Almerindo de Souza. Estudo e projeto de um conversor D/A de alta velocidade em tecnologia CMOS. 2005. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2005. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-06082005-105902/. Acesso em: 23 abr. 2024. -
APA
Oliveira, C. A. de S. (2005). Estudo e projeto de um conversor D/A de alta velocidade em tecnologia CMOS (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-06082005-105902/ -
NLM
Oliveira CA de S. Estudo e projeto de um conversor D/A de alta velocidade em tecnologia CMOS [Internet]. 2005 ;[citado 2024 abr. 23 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-06082005-105902/ -
Vancouver
Oliveira CA de S. Estudo e projeto de um conversor D/A de alta velocidade em tecnologia CMOS [Internet]. 2005 ;[citado 2024 abr. 23 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-06082005-105902/
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
