Tese

Uma arquitetura VLSI de baixa potência e alta velocidade para turbo decodificadores (2003)

• Authors:
  • Giulietti, Alexandre
  • Strum, Marius (Orientador)
• Autor USP: GIULIETTI, ALEXANDRE - EP
• Unidade: EP
• Sigla do Departamento: PSI
• Subjects: SISTEMAS INTEGRADOS EM LARGA ESCALA; SISTEMA DE COMUNICAÇÃO
• Language: Português
• Abstract: O presente trabalho apresenta aspectos relativos à implementação em circuitos VLSI de turbo decodificadores de baixa potência (< 500 mW) e alta velocidade (> 75 Mbps). O uso de turbo códigos em sistemas de comunicação digital vem crescendo ao longo dos anos, tendo obtido um impulso especial com a adoção destes códigos nos padrões da terceira geração de comunicações móveis e da televisão digital européia. Nestes casos, implementações com baixa dissipação de potência são possíveis devido às taxas de transmissão de dados relativamente baixas (máximo de 6Mbps). Em sistemas mais críticos no que diz respeito à taxa de transmissão de dados, exemplo das redes locais sem fio caracterizadas pelos padrões 802.11 (nos EUA) e Hiperlan2 (na Europa), turbo códigos não foram escolhidos para a primeira geração de produtos (Máxima taxa de Mbps) ou para as posteriores (atingindo uma taxa máxima de 54 Mbps), as quais baseiam-se em códigos convolucionais simples. Movida pela convicção de que tais sistemas de banda larga poderiam beneficiar-se do excelente ganho de codificação apresentado por tais códigos, a pesquisa apresentada busca conjugar otimizações realizadas nos mais diversos níveis de projeto tendo como finalidade apresentar uma arquitetura para turbo decodificadores adequada a tais sistemas. Hipóteses foram implementadas e testadas num ambiente de projeto baseado na linguagem C apoiado por bibliotecas destinadas à emulação de hardware e por uma metodologia sistemática deacesso à memória nas primeiras etapas de projeto. Disso resultaram contribuições das quais a mais significativa foi o desenvolvimento de um novo algoritmo de geração do permutador inerente aos turbo códigos, com ganho de codificação comparável aos permutadores adotados na terceira geração de comunicações móveis e uma estrutura paralela adequada a decodificadores e alta velocidade. ) Os resultados finais, medidos num sistema real contendo um turbo codec implementado através de um circuito integrado, comprovou a tese inicial de que turbo códigos são adequados aos novos sistemas de comunicações de terceira e quarta geração que começam a ser definidos no início do século XXI
• Imprenta:
  • Publisher place: São Paulo
  • Date published: 2003
• Data da defesa: 05.06.2003

---

How to cite

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

• ABNT

  GIULIETTI, Alexandre. Uma arquitetura VLSI de baixa potência e alta velocidade para turbo decodificadores. 2003. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2003. . Acesso em: 02 nov. 2024.

• APA

  Giulietti, A. (2003). Uma arquitetura VLSI de baixa potência e alta velocidade para turbo decodificadores (Tese (Doutorado). Universidade de São Paulo, São Paulo.

• NLM

  Giulietti A. Uma arquitetura VLSI de baixa potência e alta velocidade para turbo decodificadores. 2003 ;[citado 2024 nov. 02 ]

• Vancouver

  Giulietti A. Uma arquitetura VLSI de baixa potência e alta velocidade para turbo decodificadores. 2003 ;[citado 2024 nov. 02 ]

Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

• Projeto de um par codificador/decodificador convolucional integrado