An adjustable size FPGA implementation for an artificial neural network (2001)
- Authors:
- USP affiliated authors: ROMERO, ROSELI AP FRANCELIN - ICMC ; MARQUES, EDUARDO - ICMC
- Unidade: ICMC
- Assunto: REDES NEURAIS
- Language: Inglês
- Imprenta:
- Source:
- Título: Proceedings
- Conference titles: International Conference on Artificial Intelligence
-
ABNT
WOLF, Denis Fernando e ROMERO, Roseli Aparecida Francelin e MARQUES, Eduardo. An adjustable size FPGA implementation for an artificial neural network. 2001, Anais.. Las Vegas: CSREA, 2001. . Acesso em: 16 out. 2024. -
APA
Wolf, D. F., Romero, R. A. F., & Marques, E. (2001). An adjustable size FPGA implementation for an artificial neural network. In Proceedings. Las Vegas: CSREA. -
NLM
Wolf DF, Romero RAF, Marques E. An adjustable size FPGA implementation for an artificial neural network. Proceedings. 2001 ;[citado 2024 out. 16 ] -
Vancouver
Wolf DF, Romero RAF, Marques E. An adjustable size FPGA implementation for an artificial neural network. Proceedings. 2001 ;[citado 2024 out. 16 ] - A pipeline hardware implementation for an artificial neural network
- Using embedded processors in hardware models of artificial neural networks. (cdrom)
- Computação reconfigurável aplicada à robotica
- Architect-R: a system for reconfigurable robots design - an overview and initial results
- Architect-R: a system for reconfigurable robots design
- Projeto de um subsistema de comunicação para aplicações em tempo real
- Requisitos de hardware para processamento a fluxo de dados distribuidos
- Design of the matching unit of a massively parallel dataflow computing systems
- Projeto de uma rede local de computadores de alta velocidade
- Implementação do método de campos potenciais para navegação de robôs móveis baseada em computação reconfigurável. (cdrom)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
