The architecture of a reconfigurable ATM Switch (RECATS) (2000)
- Authors:
- Autor USP: KOFUJI, SERGIO TAKEO - EP
- Unidade: EP
- Assunto: REDES DE COMPUTADORES
- Language: Inglês
- Imprenta:
- Publisher: Fundação de Ensino Superior Eurípedes Soares da Rocha
- Publisher place: Marília
- Date published: 2000
- ISBN: 8587937014
- Source:
- Título do periódico: Computação reconfigurável : experiências e perspectivas : CORE 2000
-
ABNT
HORTA, Edson Lemos e KOFUJI, Sergio Takeo. The architecture of a reconfigurable ATM Switch (RECATS). Computação reconfigurável : experiências e perspectivas : CORE 2000. Tradução . Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha, 2000. . . Acesso em: 18 abr. 2024. -
APA
Horta, E. L., & Kofuji, S. T. (2000). The architecture of a reconfigurable ATM Switch (RECATS). In Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha. -
NLM
Horta EL, Kofuji ST. The architecture of a reconfigurable ATM Switch (RECATS). In: Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha; 2000. [citado 2024 abr. 18 ] -
Vancouver
Horta EL, Kofuji ST. The architecture of a reconfigurable ATM Switch (RECATS). In: Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha; 2000. [citado 2024 abr. 18 ] - Sistema LSI-INI: projeto SPADE II
- Desempenho de caches remotos em aplicações científicos com e sem otimizações
- The integrated hypersystems project
- Projeto de um sistema de interconexao de alta velocidade para estacoes de trabalho
- Poli desenvolve tecnologia de ponta para otimizar sistemas de telefonia. [Depoimento]
- Barramento especial para sincronizacao de barreira em maquinas de memoria compartilhada
- Analise de desempenho especial para sincronizacao de barreira em maquinas paralelas de memoria compartilhada
- Impacto das variacoes dos parametros arquiteturais num multiprocessador com dois niveis de hierarquia bus / cache
- Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus
- Delineamento de uma família de osciloscópios digitais
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
