Exportar registro bibliográfico

Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico (1998)

  • Authors:
  • Autor USP: MITTELSDORF, ARMIN WERNER - EP
  • Unidade: EP
  • Sigla do Departamento: PCS
  • Assunto: ENGENHARIA ELÉTRICA
  • Language: Português
  • Abstract: As linguagens de descrição de hardware possuem um importante papel no projeto de sistemas digitais. Esta dissertação trata do desenvolvimento de um simulador VHDL para aquirteturas de computadores e sistemas digitais a nível acadêmico. Como base para o trabalho, são apresentados conceitos relativos ao projeto de sistemas digitais, como sua classificação em níveis hierárquicos e metodologias de projeto. Segue-se com uma discussão a respeito de aspectos das linguagens de descrição de hardware, apresentando a motivação para sua adoção e as linguagens mais utilizadas. Um estudo dos pontos fortes e fracos das linguagens LIDEX e VHDL é realizado. Conseqüentemente, fica evidente a necessidade de adoção de uma linguagem de descrição de hardware como VHDL em substituição ao LIDEX, empregado na Escola Politécnica da Universidade de São Paulo. Apresentam-se as características do simulador VHDL implementado, que utiliza um subconjunto desta linguagem e roda sob sistemas operacionais DOS-Windows de 32 bits, Sun-OS e Linux. Uma interface gráfica complementa o sistema, aumentando sua funcionalidade. Este simulador pode ser utilizado gratuitamente para propósitos acadêmico, o que é uma grande vantagem frente ao alto custo das ferramentas comerciais existentes
  • Imprenta:
  • Data da defesa: 05.03.1998

  • How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MITTELSDORF, Armin Werner; RUGGIERO, Wilson Vicente. Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico. 1998.Universidade de São Paulo, São Paulo, 1998.
    • APA

      Mittelsdorf, A. W., & Ruggiero, W. V. (1998). Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico. Universidade de São Paulo, São Paulo.
    • NLM

      Mittelsdorf AW, Ruggiero WV. Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico. 1998 ;
    • Vancouver

      Mittelsdorf AW, Ruggiero WV. Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico. 1998 ;

    Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2021