Tese

Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico (1998)

• Authors:
  • Mittelsdorf, Armin Werner
  • Ruggiero, Wilson Vicente (Orientador)
• Autor USP: MITTELSDORF, ARMIN WERNER - EP
• Unidade: EP
• Sigla do Departamento: PCS
• Assunto: ENGENHARIA ELÉTRICA
• Language: Português
• Abstract: As linguagens de descrição de hardware possuem um importante papel no projeto de sistemas digitais. Esta dissertação trata do desenvolvimento de um simulador VHDL para aquirteturas de computadores e sistemas digitais a nível acadêmico. Como base para o trabalho, são apresentados conceitos relativos ao projeto de sistemas digitais, como sua classificação em níveis hierárquicos e metodologias de projeto. Segue-se com uma discussão a respeito de aspectos das linguagens de descrição de hardware, apresentando a motivação para sua adoção e as linguagens mais utilizadas. Um estudo dos pontos fortes e fracos das linguagens LIDEX e VHDL é realizado. Conseqüentemente, fica evidente a necessidade de adoção de uma linguagem de descrição de hardware como VHDL em substituição ao LIDEX, empregado na Escola Politécnica da Universidade de São Paulo. Apresentam-se as características do simulador VHDL implementado, que utiliza um subconjunto desta linguagem e roda sob sistemas operacionais DOS-Windows de 32 bits, Sun-OS e Linux. Uma interface gráfica complementa o sistema, aumentando sua funcionalidade. Este simulador pode ser utilizado gratuitamente para propósitos acadêmico, o que é uma grande vantagem frente ao alto custo das ferramentas comerciais existentes.
• Imprenta:
  • Publisher place: São Paulo
  • Date published: 1998
• Data da defesa: 05.03.1998


---

How to cite

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

• ABNT

  MITTELSDORF, Armin Werner. Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico. 1998. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1998. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-145236/pt-br.php. Acesso em: 12 out. 2024.

• APA

  Mittelsdorf, A. W. (1998). Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-145236/pt-br.php

• NLM

  Mittelsdorf AW. Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico [Internet]. 1998 ;[citado 2024 out. 12 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-145236/pt-br.php

• Vancouver

  Mittelsdorf AW. Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico [Internet]. 1998 ;[citado 2024 out. 12 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-145236/pt-br.php

Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

• Uma plataforma para computação com confiança baseada em monitor de máquinas virtuais e atestamento dinâmico