Tese

Projeto e implementação de um circuito ADPLL de alta velocidade em CMOS (1996)

• Authors:
  • Moreira, Luiz Carlos
  • Van Noije, Wilhelmus Adrianus Maria (Orientador)
• Autor USP: MOREIRA, LUIZ CARLOS - EP
• Unidade: EP
• Sigla do Departamento: PEE
• Assunto: ENGENHARIA ELÉTRICA
• Language: Português
• Abstract: Este trabalho apresenta o projeto de um circuito ADPLL de alta velocidade, para operar como recuperador de clock usando processo CMOS 0,7'MICROMETROS'. O circuito recuperador de clock e composto de dois circuitos osciladores controlado por tensão. Os osciladores do recuperador são controlados através da tensão do filtro de um circuito ADPLL que também contém um oscilador. Assim, a frequência de trabalho do recuperador será múltiplo da frequência de trabalho do ADPLl, que trabalha com uma frequência oito vezes menor, fazendo com que o circuito ADPLL tenha mais estabilidade. O circuito ADPLLl está totalmente integrado no circuito integrado. Para analisar o circuito ADPLL resolvemos dividi-lo em blocos funcionais, pois há partes analógicas e digitais. Desta forma, para cada bloco foram feitas simulações para verificar funcionalidade, velocidade, tempo de resposta e analisar as suas vantagens e desvantagens. Apresentamos resultados de todas as simulações utilizando como ferramenta de trabalho o HSPICE. O Matlab foi utilizado para analisar os polos, e o diagrama de bode do circuito ADPLL completo e blocos funcionais, com isso, pudemos analisar a estabilidade em função da corrente do circuito charge pump. Para elaboração do layout utilizamos o software Edge Cadence e a fabricação do protótipo foi feita pela Atmel-ES2 (França), e a área do circuito foi de '0,16MM POT.2' sem os pads. Dos testes efetuados obtivemos que a frequência mínima e máxima de operação do circuito ADPLL foi de 28 MHz e 120 MHz, respectivamente, ou seja, o VCO trabalha com frequência mínima e máxima de 240 MHz e 910 MHz respectivamente, e para o circuito recuperador de clock obtivemos a faixa de trabalho entre 450 Mbit/s a 950Mbit/s. Analisamos também a jitter na entrada e saída da ADPLL/recuperador.
• Imprenta:
  • Publisher place: São Paulo
  • Date published: 1996
• Data da defesa: 06.12.1996


---

How to cite

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

• ABNT

  MOREIRA, Luiz Carlos. Projeto e implementação de um circuito ADPLL de alta velocidade em CMOS. 1996. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1996. . Acesso em: 05 out. 2024.

• APA

  Moreira, L. C. (1996). Projeto e implementação de um circuito ADPLL de alta velocidade em CMOS (Dissertação (Mestrado). Universidade de São Paulo, São Paulo.

• NLM

  Moreira LC. Projeto e implementação de um circuito ADPLL de alta velocidade em CMOS. 1996 ;[citado 2024 out. 05 ]

• Vancouver

  Moreira LC. Projeto e implementação de um circuito ADPLL de alta velocidade em CMOS. 1996 ;[citado 2024 out. 05 ]

Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

• Estrutura de indutores monolíticos para circuitos RF na tecnologia MOS