Exportar registro bibliográfico

Projeto de um sistema de pilhas para uma familia de processadores dedicados de alto desempenho (1992)

  • Authors:
  • Autor USP: NORENA, ALVARO BERNAL - EP
  • Unidade: EP
  • Sigla do Departamento: PEE
  • Assunto: ENGENHARIA ELÉTRICA
  • Language: Português
  • Abstract: Em muitas aplicacoes, os dados sao organizados em pilhas. As pilhas sao um mecanismo de armazenamento de dados, que sao usualmente implementadas como um arranjo de registradores, cujos conteudos sao manipulados conforme as estruturas last in first out. Estas sao geralmente usadas com outras unidades funcionais. Processadores com arquitetura orientada a pilhas fazem amplo uso delas para o armazenamento temporal de dados, as diferentes operacoes executadas, envolvem os dados nelas armazenados. As pilhas permitem gerar compiladores eficientes de linguagens de alto nivel. Este trabalho descreve o projeto hierarquico e o desempenho de um sistema de pilhas de 32 bits (1,2 micra dlm-cmos), para ser usado num processador dedicado a interpretacao da linguagem forth. O projeto da pilha de dados apresenta uma estrutura que permite executar instrucoes forth complexas num so ciclo de instrucao. Apresentam-se o conjunto de instrucoes, a celula basica, os resultados de simulacao e a arquitetura. De igual forma sintese da logica de controle, e as caracteristicas de sincronizacao. O tamanho das pilhas (total de 2k-bits) foi de seis milimetros. Ambas as pilhas apresentam um tempo de acesso de 12 nanosegundos, fornecendo ao microprocessador a possibilidade de operar ate 28 megahertz
  • Imprenta:
  • Data da defesa: 27.10.1992

  • How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      BERNAL NORENA, Alvaro; VAN NOIJE, Wilhelmus Adrianus Maria. Projeto de um sistema de pilhas para uma familia de processadores dedicados de alto desempenho. 1992.Universidade de São Paulo, São Paulo, 1992.
    • APA

      Bernal Norena, A., & Van Noije, W. A. M. (1992). Projeto de um sistema de pilhas para uma familia de processadores dedicados de alto desempenho. Universidade de São Paulo, São Paulo.
    • NLM

      Bernal Norena A, Van Noije WAM. Projeto de um sistema de pilhas para uma familia de processadores dedicados de alto desempenho. 1992 ;
    • Vancouver

      Bernal Norena A, Van Noije WAM. Projeto de um sistema de pilhas para uma familia de processadores dedicados de alto desempenho. 1992 ;

    Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

    Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2021