Tese

Tecnologia simples para circuitos digitais MOS Canal N com carga em depleção de alta velocidade (1978)

• Authors:
  • Souza, Joel Pereira de
  • Charry Rodriguez, Edgar (Orientador)
• Autor USP: SOUZA, JOEL PEREIRA DE - EP
• Unidade: EP
• Sigla do Departamento: PEL
• Assunto: CIRCUITOS INTEGRADOS MOS
• Language: Português
• Abstract: Apresentamos neste trabalho uma nova tecnologia para fabricação de circuitos digitais NMOS com carga em depleção de alta velocidade, usando porta de Alumínio. Foram pesquisadas, desenvolvidas e otimizadas diversas etapas do processamento, notadamente aquelas referentes às implantações iônicas. Inicialmente apresentamos uma compilação de processos de implantação iônica relacionadas com tecnologia NMOS, que encontram-se reportados na literatura internacional. A seguir introduzimos modelos estáticos para os transistores tipo enriquecimento e tipo depleção. A partir desses modelos obtivemos expressões simples, porém úteis para caracterização dos comportamentos estáticos e dinâmicos do circuito inversor com carga em depleção. Desenvolvemos amplamente o projeto de um inversor elementar adequado para implementação de circuitos de alta velocidade. Para cumprir com a premissa que estabelece a necessidade de uma tecnologia simplificada mas que no entanto seja adequada para implementação de circuitos velozes, tivemos que realizar inter-relacionamento entre o projeto circuital e o projeto da tecnologia. Desse estudo resultou a formulação de processos inéditos para ajuste das tensões de limiar dos transistores de comando e regiões passivas e das tensões de limiar dos transistores de carga. Para caracterizar a tecnologia formulada, assim como para avaliar o projeto desenvolvido para o inversor elementar, construímos diferentes estruturas de capacitores, transistores, circuito inversor elementar, cascatas integradas e oscilador em anel de 21 estágios com “buffer” de saída. Houve razoável concordância entre os valores experimentais e teóricos para as características estáticas e dinâmicas do inversor elementar, comprovando a validade das expressões empregadas em seu projeto. Por meio de medidasrealizadas com o emprego do circuito oscilador em anel, construído sobre substrato tipo P, de orientação (100) e resistividade de 8 Ωcm, determinou-se tempo de atraso intrínseco de 1ns aproximadamente e figura de mérito velocidade-potência de cerca de 1jJ. Estes dados referem-se a circuitos com dispositivos de canal de 2,5µm de comprimento, e colocam a nossa tecnologia entre as melhores reportadas internacionalmente.
• Imprenta:
  • Publisher place: São Paulo
  • Date published: 1978
• Data da defesa: 07.03.1978

---

How to cite

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

• ABNT

  SOUZA, Joel Pereira de. Tecnologia simples para circuitos digitais MOS Canal N com carga em depleção de alta velocidade. 1978. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 1978. . Acesso em: 19 abr. 2024.

• APA

  Souza, J. P. de. (1978). Tecnologia simples para circuitos digitais MOS Canal N com carga em depleção de alta velocidade (Tese (Doutorado). Universidade de São Paulo, São Paulo.

• NLM

  Souza JP de. Tecnologia simples para circuitos digitais MOS Canal N com carga em depleção de alta velocidade. 1978 ;[citado 2024 abr. 19 ]

• Vancouver

  Souza JP de. Tecnologia simples para circuitos digitais MOS Canal N com carga em depleção de alta velocidade. 1978 ;[citado 2024 abr. 19 ]

Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

• Produção de íons positivos para implantação em semicondutores