πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo

πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo (2018)

Autores:
Autor USP: RUGGIERO, CARLOS ANTONIO - IFSC
Unidade: IFSC
Assuntos: PROCESSAMENTO DE DADOS; METODOLOGIA E TÉCNICAS DE PROGRAMAÇÃO; ALGORITMOS E ESTRUTURAS DE DADOS
Palavras-chave do autor: Fluxo de dados; FPGA; Escalabilidade
Idioma: Português
Imprenta:
- Editora: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC
- Local: São Carlos
- Data de publicação: 2018
Fonte:
- Título do periódico: Livro de Resumos
Nome do evento: Semana Integrada do Instituto de Física de São Carlos - SIFSC

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

ABNT

SILVA JUNIOR, J. T. e MATIAS, P. e RUGGIERO, Carlos Antônio. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo. 2018, Anais.. São Carlos: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC, 2018. . Acesso em: 26 abr. 2024.
APA

Silva Junior, J. T., Matias, P., & Ruggiero, C. A. (2018). πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo. In Livro de Resumos. São Carlos: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC.
NLM

Silva Junior JT, Matias P, Ruggiero CA. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo. Livro de Resumos. 2018 ;[citado 2024 abr. 26 ]
Vancouver

Silva Junior JT, Matias P, Ruggiero CA. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo. Livro de Resumos. 2018 ;[citado 2024 abr. 26 ]