The Efficient Use of Graphic Accelerators to Implement High Accuracy FDTD Algorithms (2014)
- Autores:
- Autor USP: KOFUJI, SERGIO TAKEO - EP
- Unidade: EP
- DOI: 10.1109/tla.2014.6868889
- Assuntos: ANÁLISE DE ALGORITMOS; ALGORITMOS
- Idioma: Inglês
- Fonte:
- Título do periódico: IEEE Latin America Transactions
- Volume/Número/Paginação/Ano: v. 12, n. 4, p. 825-830, July 2014
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
MATTES, Leonardo e KOFUJI, Sergio Takeo. The Efficient Use of Graphic Accelerators to Implement High Accuracy FDTD Algorithms. IEEE Latin America Transactions, v. 12, n. 4, p. 825-830, 2014Tradução . . Disponível em: https://doi.org/10.1109/tla.2014.6868889. Acesso em: 24 abr. 2024. -
APA
Mattes, L., & Kofuji, S. T. (2014). The Efficient Use of Graphic Accelerators to Implement High Accuracy FDTD Algorithms. IEEE Latin America Transactions, 12( 4), 825-830. doi:10.1109/tla.2014.6868889 -
NLM
Mattes L, Kofuji ST. The Efficient Use of Graphic Accelerators to Implement High Accuracy FDTD Algorithms [Internet]. IEEE Latin America Transactions. 2014 ; 12( 4): 825-830.[citado 2024 abr. 24 ] Available from: https://doi.org/10.1109/tla.2014.6868889 -
Vancouver
Mattes L, Kofuji ST. The Efficient Use of Graphic Accelerators to Implement High Accuracy FDTD Algorithms [Internet]. IEEE Latin America Transactions. 2014 ; 12( 4): 825-830.[citado 2024 abr. 24 ] Available from: https://doi.org/10.1109/tla.2014.6868889 - Sistema LSI-INI: projeto SPADE II
- Desempenho de caches remotos em aplicações científicos com e sem otimizações
- The integrated hypersystems project
- Projeto de um sistema de interconexao de alta velocidade para estacoes de trabalho
- Poli desenvolve tecnologia de ponta para otimizar sistemas de telefonia. [Depoimento]
- Barramento especial para sincronizacao de barreira em maquinas de memoria compartilhada
- Analise de desempenho especial para sincronizacao de barreira em maquinas paralelas de memoria compartilhada
- Impacto das variacoes dos parametros arquiteturais num multiprocessador com dois niveis de hierarquia bus / cache
- Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus
- Delineamento de uma família de osciloscópios digitais
Informações sobre o DOI: 10.1109/tla.2014.6868889 (Fonte: oaDOI API)
Como citar
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
