Otimização de circuitos CMOS por algoritmos genéticos (2012)
- Authors:
- Autor USP: SOARES JUNIOR, JOAO NAVARRO - EESC
- Unidade: EESC
- Assunto: CIRCUITOS ANALÓGICOS (OTIMIZAÇÃO)
- Language: Português
- Imprenta:
- Publisher: USP/Pró-Reitoria de Pesquisa
- Publisher place: São Paulo
- Date published: 2012
- Source:
- Título do periódico: Resumos
- Conference titles: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo - SIICUSP
-
ABNT
TORRES, Otávio Henrique Barbosa e SOARES JUNIOR, João Navarro. Otimização de circuitos CMOS por algoritmos genéticos. 2012, Anais.. São Paulo: USP/Pró-Reitoria de Pesquisa, 2012. Disponível em: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=77&numeroEdicao=20&print=S. Acesso em: 17 abr. 2024. -
APA
Torres, O. H. B., & Soares Junior, J. N. (2012). Otimização de circuitos CMOS por algoritmos genéticos. In Resumos. São Paulo: USP/Pró-Reitoria de Pesquisa. Recuperado de https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=77&numeroEdicao=20&print=S -
NLM
Torres OHB, Soares Junior JN. Otimização de circuitos CMOS por algoritmos genéticos [Internet]. Resumos. 2012 ;[citado 2024 abr. 17 ] Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=77&numeroEdicao=20&print=S -
Vancouver
Torres OHB, Soares Junior JN. Otimização de circuitos CMOS por algoritmos genéticos [Internet]. Resumos. 2012 ;[citado 2024 abr. 17 ] Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=77&numeroEdicao=20&print=S - Estudo dos conversores analogo-digitais de alta frequencia e implementacao de um conversor com estrutura paralela de cinco bits em CMOS
- Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade
- Design of high speed digital circuits with E-TSPC cell library
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
- A power optimized decimator for sigma-delta data converters
- A bandgap circuit with a temperature coefficient adjustment block
- A simple CMOS bandgap reference circuit with sub-1-V operation
- Design for stability of active inductor with feedback resistance
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
