Projeto de um "gate-array" ecl de logica empilhada (1984)
- Autores:
- Autor USP: FRIEDEL, MARTHA - EP
- Unidade: EP
- Sigla do Departamento: PEL
- Assunto: ENGENHARIA ELÉTRICA
- Idioma: Português
- Resumo: Neste trabalho será apresentado o projeto de um circuito semi-dedicado em tecnologia ECL, constituído por células, e que permite a implementação dos circuitos ECL de um único nível e de estrutura serial ou empilhada. A primeira etapa do projeto, constitui o estudo do comportamento elétrico de um circuito de lógica empilhada a partir da variação dos parâmetros dos transistores constituintes e na determinação de um transistor básico de possível realização no LME para as células internas, de área 57,5 X 40µm2. A próxima etapa foi a determinação de uma célula básica constituída por 52 transistores e 48 resistores, que permite a implementação dos circuitos em lógica de um nível e em lógica empilhada. Uma biblioteca de 12 funções foi construída sobre a célula básica. Foi projetada uma célula de saída, constituída por um circuito OU-NOU de 2 entradas e que, associada a um seguidor de emissor de saída, permite a conexão dos circuitos internos às linhas de transmissão com impedância característica Zơ= 50Ω. O “Gate-Array” projetado é constituído por 9 macrocélulas, 16 células de saída e 7 circuitos de polarização divididos entre os circuitos internos e de saída. É possível ainda a implementação de 40 tiras de interconexão na primeira camada de metal, 36 distribuídas em 4 canais internos e 4 nas extremidades, duas de cada lado, e 108 tiras na segunda camada de metal por sobre as macrocélulas. Foram projetados ainda os anéis para a distribuição das tensões de alimentação e de referência e 48 terminais de contato distribuídos em 8 para as tensões de alimentação, 24 para as entradas e 16 para as saídas numa área de silício de 3,1 X 3,1mm2.
- Imprenta:
- Data da defesa: 24.02.1984
-
ABNT
FRIEDEL, Martha. Projeto de um "gate-array" ecl de logica empilhada. 1984. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1984. . Acesso em: 16 abr. 2024. -
APA
Friedel, M. (1984). Projeto de um "gate-array" ecl de logica empilhada (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. -
NLM
Friedel M. Projeto de um "gate-array" ecl de logica empilhada. 1984 ;[citado 2024 abr. 16 ] -
Vancouver
Friedel M. Projeto de um "gate-array" ecl de logica empilhada. 1984 ;[citado 2024 abr. 16 ]
Como citar
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
