Filtros : "SASAKI, KATIA REGINA AKEMI" Limpar

Filtros



Limitar por data


  • Fonte: Solid State Electronics. Unidade: EP

    Assuntos: GLICOSE, DRENAGEM, TRANSISTORES

    PrivadoAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      YOJO, Leonardo Shimizu et al. An enzymatic glucose biosensor using the BESOI MOSFET. Solid State Electronics, v. 211, n. Ja 2024, p. 1-6, 2024Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2023.108830. Acesso em: 03 dez. 2025.
    • APA

      Yojo, L. S., Rangel, R. C., Duarte, P. H., Sasaki, K. R. A., & Martino, J. A. (2024). An enzymatic glucose biosensor using the BESOI MOSFET. Solid State Electronics, 211( Ja 2024), 1-6. doi:10.1016/j.sse.2023.108830
    • NLM

      Yojo LS, Rangel RC, Duarte PH, Sasaki KRA, Martino JA. An enzymatic glucose biosensor using the BESOI MOSFET [Internet]. Solid State Electronics. 2024 ;211( Ja 2024): 1-6.[citado 2025 dez. 03 ] Available from: https://doi.org/10.1016/j.sse.2023.108830
    • Vancouver

      Yojo LS, Rangel RC, Duarte PH, Sasaki KRA, Martino JA. An enzymatic glucose biosensor using the BESOI MOSFET [Internet]. Solid State Electronics. 2024 ;211( Ja 2024): 1-6.[citado 2025 dez. 03 ] Available from: https://doi.org/10.1016/j.sse.2023.108830
  • Fonte: Solid State Electronics. Unidade: EP

    Assuntos: TRANSISTORES, PERÓXIDO DE HIDROGÊNIO, SENSORES BIOMÉDICOS

    PrivadoAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      DUARTE, Pedro Henrique et al. Study of ISFET for KCl sensing. Solid State Electronics, v. 219, p. 1-5, 2024Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2024.108974. Acesso em: 03 dez. 2025.
    • APA

      Duarte, P. H., Rangel, R. C., Sasaki, K. R. A., & Martino, J. A. (2024). Study of ISFET for KCl sensing. Solid State Electronics, 219, 1-5. doi:10.1016/j.sse.2024.108974
    • NLM

      Duarte PH, Rangel RC, Sasaki KRA, Martino JA. Study of ISFET for KCl sensing [Internet]. Solid State Electronics. 2024 ; 219 1-5.[citado 2025 dez. 03 ] Available from: https://doi.org/10.1016/j.sse.2024.108974
    • Vancouver

      Duarte PH, Rangel RC, Sasaki KRA, Martino JA. Study of ISFET for KCl sensing [Internet]. Solid State Electronics. 2024 ; 219 1-5.[citado 2025 dez. 03 ] Available from: https://doi.org/10.1016/j.sse.2024.108974
  • Fonte: Journal of Integrated Circuits and Systems. Unidade: EP

    Assuntos: TRANSISTORES, SOLUÇÕES

    Versão PublicadaAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      DUARTE, Pedro Henrique et al. ISFET fabrication and characterization for hydrogen peroxide sensing. Journal of Integrated Circuits and Systems, v. 18, n. 1, p. 1-4, 2023Tradução . . Disponível em: https://doi.org/10.29292/jics.v18i1.646. Acesso em: 03 dez. 2025.
    • APA

      Duarte, P. H., Rangel, R. C., Ramos, D. A., Yojo, L. S., Mori, C. A. B., Sasaki, K. R. A., et al. (2023). ISFET fabrication and characterization for hydrogen peroxide sensing. Journal of Integrated Circuits and Systems, 18( 1), 1-4. doi:10.29292/jics.v18i1.646
    • NLM

      Duarte PH, Rangel RC, Ramos DA, Yojo LS, Mori CAB, Sasaki KRA, Agopian PGD, Martino JA. ISFET fabrication and characterization for hydrogen peroxide sensing [Internet]. Journal of Integrated Circuits and Systems. 2023 ; 18( 1): 1-4.[citado 2025 dez. 03 ] Available from: https://doi.org/10.29292/jics.v18i1.646
    • Vancouver

      Duarte PH, Rangel RC, Ramos DA, Yojo LS, Mori CAB, Sasaki KRA, Agopian PGD, Martino JA. ISFET fabrication and characterization for hydrogen peroxide sensing [Internet]. Journal of Integrated Circuits and Systems. 2023 ; 18( 1): 1-4.[citado 2025 dez. 03 ] Available from: https://doi.org/10.29292/jics.v18i1.646
  • Fonte: SBMicro. Nome do evento: Symposium on Microelectronics Technology and Devices. Unidade: EP

    Assuntos: DISPOSITIVOS ELETRÔNICOS, TRANSISTORES, MICROELETRÔNICA

    PrivadoAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      RAMOS, Daniel Augusto et al. Influence of the source/drain doping region on the reconfigurability of BESOI MOSFET. 2023, Anais.. [Piscataway, N.J.]: IEEE, 2023. Disponível em: https://doi.org/10.1109/SBMicro60499.2023.10302644. Acesso em: 03 dez. 2025.
    • APA

      Ramos, D. A., Sasaki, K. R. A., Rangel, R. C., Duarte, P. H., & Martino, J. A. (2023). Influence of the source/drain doping region on the reconfigurability of BESOI MOSFET. In SBMicro. [Piscataway, N.J.]: IEEE. doi:10.1109/SBMicro60499.2023.10302644
    • NLM

      Ramos DA, Sasaki KRA, Rangel RC, Duarte PH, Martino JA. Influence of the source/drain doping region on the reconfigurability of BESOI MOSFET [Internet]. SBMicro. 2023 ;[citado 2025 dez. 03 ] Available from: https://doi.org/10.1109/SBMicro60499.2023.10302644
    • Vancouver

      Ramos DA, Sasaki KRA, Rangel RC, Duarte PH, Martino JA. Influence of the source/drain doping region on the reconfigurability of BESOI MOSFET [Internet]. SBMicro. 2023 ;[citado 2025 dez. 03 ] Available from: https://doi.org/10.1109/SBMicro60499.2023.10302644
  • Fonte: Journal of Integrated Circuits and Systems. Unidade: EP

    Assunto: SEMICONDUTORES

    Acesso à fonteAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ITOCAZU, Vitor Tatsuo et al. Analytical Model for Threshold Voltage in UTBB SOI MOSFET in Dynamic Threshold Voltage Operation. Journal of Integrated Circuits and Systems, v. 12, n. 2, p. 101-106, 2016Tradução . . Disponível em: https://doi.org/10.29292/jics.v12i2.458. Acesso em: 03 dez. 2025.
    • APA

      Itocazu, V. T., Martino, J. A., Sasaki, K. R. A., Simoen, E., Claeys, C., & Sonnenberg, V. (2016). Analytical Model for Threshold Voltage in UTBB SOI MOSFET in Dynamic Threshold Voltage Operation. Journal of Integrated Circuits and Systems, 12( 2), 101-106. doi:10.29292/jics.v12i2.458
    • NLM

      Itocazu VT, Martino JA, Sasaki KRA, Simoen E, Claeys C, Sonnenberg V. Analytical Model for Threshold Voltage in UTBB SOI MOSFET in Dynamic Threshold Voltage Operation [Internet]. Journal of Integrated Circuits and Systems. 2016 ; 12( 2): 101-106.[citado 2025 dez. 03 ] Available from: https://doi.org/10.29292/jics.v12i2.458
    • Vancouver

      Itocazu VT, Martino JA, Sasaki KRA, Simoen E, Claeys C, Sonnenberg V. Analytical Model for Threshold Voltage in UTBB SOI MOSFET in Dynamic Threshold Voltage Operation [Internet]. Journal of Integrated Circuits and Systems. 2016 ; 12( 2): 101-106.[citado 2025 dez. 03 ] Available from: https://doi.org/10.29292/jics.v12i2.458
  • Unidade: EP

    Assuntos: TRANSISTORES, MICROELETRÔNICA

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SASAKI, Kátia Regina Akemi. Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos operando em modo de tensão de limiar dinâmica. 2016. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-07032017-145408/. Acesso em: 03 dez. 2025.
    • APA

      Sasaki, K. R. A. (2016). Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos operando em modo de tensão de limiar dinâmica (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-07032017-145408/
    • NLM

      Sasaki KRA. Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos operando em modo de tensão de limiar dinâmica [Internet]. 2016 ;[citado 2025 dez. 03 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-07032017-145408/
    • Vancouver

      Sasaki KRA. Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos operando em modo de tensão de limiar dinâmica [Internet]. 2016 ;[citado 2025 dez. 03 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-07032017-145408/
  • Fonte: Solid-State Electronics. Unidade: EP

    Assuntos: SEMICONDUTORES, MICROELETRÔNICA

    Acesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SASAKI, Kátia Regina Akemi et al. Enhanced dynamic threshold voltage UTBB SOI nMOSFETs. Solid-State Electronics, v. 112, p. 19-23, 2015Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2015.02.011. Acesso em: 03 dez. 2025.
    • APA

      Sasaki, K. R. A., Manini, M. B., Claeys, C., Simoen, E., & Martino, J. A. (2015). Enhanced dynamic threshold voltage UTBB SOI nMOSFETs. Solid-State Electronics, 112, 19-23. doi:10.1016/j.sse.2015.02.011
    • NLM

      Sasaki KRA, Manini MB, Claeys C, Simoen E, Martino JA. Enhanced dynamic threshold voltage UTBB SOI nMOSFETs [Internet]. Solid-State Electronics. 2015 ; 112 19-23.[citado 2025 dez. 03 ] Available from: https://doi.org/10.1016/j.sse.2015.02.011
    • Vancouver

      Sasaki KRA, Manini MB, Claeys C, Simoen E, Martino JA. Enhanced dynamic threshold voltage UTBB SOI nMOSFETs [Internet]. Solid-State Electronics. 2015 ; 112 19-23.[citado 2025 dez. 03 ] Available from: https://doi.org/10.1016/j.sse.2015.02.011
  • Fonte: J. Low Power Electron. Appl. 2015, 5(2), 69-80. Unidade: EP

    Assunto: MICROELETRÔNICA

    Acesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SASAKI, Kátia Regina Akemi et al. Extensionless UTBB FDSOI Devices in Enhanced Dynamic Threshold Mode under Low Power Point of View. J. Low Power Electron. Appl. 2015, 5(2), 69-80, v. 5, n. 2, p. 69-80, 2015Tradução . . Disponível em: https://doi.org/10.3390/jlpea5020069. Acesso em: 03 dez. 2025.
    • APA

      Sasaki, K. R. A., Aoulaiche, M., Simoen, E., Claeys, C., & Martino, J. A. (2015). Extensionless UTBB FDSOI Devices in Enhanced Dynamic Threshold Mode under Low Power Point of View. J. Low Power Electron. Appl. 2015, 5(2), 69-80, 5( 2), 69-80. doi:10.3390/jlpea5020069
    • NLM

      Sasaki KRA, Aoulaiche M, Simoen E, Claeys C, Martino JA. Extensionless UTBB FDSOI Devices in Enhanced Dynamic Threshold Mode under Low Power Point of View [Internet]. J. Low Power Electron. Appl. 2015, 5(2), 69-80. 2015 ; 5( 2): 69-80.[citado 2025 dez. 03 ] Available from: https://doi.org/10.3390/jlpea5020069
    • Vancouver

      Sasaki KRA, Aoulaiche M, Simoen E, Claeys C, Martino JA. Extensionless UTBB FDSOI Devices in Enhanced Dynamic Threshold Mode under Low Power Point of View [Internet]. J. Low Power Electron. Appl. 2015, 5(2), 69-80. 2015 ; 5( 2): 69-80.[citado 2025 dez. 03 ] Available from: https://doi.org/10.3390/jlpea5020069
  • Unidade: EP

    Assuntos: MICROELETRÔNICA, TRANSISTORES, MEMÓRIA RAM

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SASAKI, Kátia Regina Akemi. Propostas de melhorias de desempenho de célula de memória dinâmica utilizando um único transistor UTBOX SOI. 2013. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-173443/. Acesso em: 03 dez. 2025.
    • APA

      Sasaki, K. R. A. (2013). Propostas de melhorias de desempenho de célula de memória dinâmica utilizando um único transistor UTBOX SOI (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-173443/
    • NLM

      Sasaki KRA. Propostas de melhorias de desempenho de célula de memória dinâmica utilizando um único transistor UTBOX SOI [Internet]. 2013 ;[citado 2025 dez. 03 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-173443/
    • Vancouver

      Sasaki KRA. Propostas de melhorias de desempenho de célula de memória dinâmica utilizando um único transistor UTBOX SOI [Internet]. 2013 ;[citado 2025 dez. 03 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-173443/
  • Fonte: Solid-State Electronics Volume 90, December 2013, Pages 149-154. Unidade: EP

    Assunto: SIMULAÇÃO

    Acesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ALMEIDA, Luciano Mendes et al. Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM. Solid-State Electronics Volume 90, December 2013, Pages 149-154, v. 90, p. 149-154, 2013Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2013.02.038. Acesso em: 03 dez. 2025.
    • APA

      Almeida, L. M., Sasaki, K. R. A., Caillat, C., Aoulaiche, M., Collaert, N., Jurczak, M., et al. (2013). Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM. Solid-State Electronics Volume 90, December 2013, Pages 149-154, 90, 149-154. doi:10.1016/j.sse.2013.02.038
    • NLM

      Almeida LM, Sasaki KRA, Caillat C, Aoulaiche M, Collaert N, Jurczak M, Simoen E, Claeys C, Martino JA. Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM [Internet]. Solid-State Electronics Volume 90, December 2013, Pages 149-154. 2013 ; 90 149-154.[citado 2025 dez. 03 ] Available from: https://doi.org/10.1016/j.sse.2013.02.038
    • Vancouver

      Almeida LM, Sasaki KRA, Caillat C, Aoulaiche M, Collaert N, Jurczak M, Simoen E, Claeys C, Martino JA. Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM [Internet]. Solid-State Electronics Volume 90, December 2013, Pages 149-154. 2013 ; 90 149-154.[citado 2025 dez. 03 ] Available from: https://doi.org/10.1016/j.sse.2013.02.038
  • Fonte: EUROSOI 2013. Nome do evento: European Workshop on Silicon on Insulator Technology, Devices and Circuits. Unidade: EP

    Assunto: MICROELETRÔNICA (CONGRESSOS)

    Como citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINO, João Antonio et al. Improvement of Retention Time Using Pulsed Back Gate Bias on UTBOX SOI Memory Cell. 2013, Anais.. Paris: Institut Superieur d'Électronique, 2013. . Acesso em: 03 dez. 2025.
    • APA

      Martino, J. A., Sasaki, K. R. A., Nissimoff, A., Almeida, L. M., Aoulaiche, M., Simoen, E., & Claeys, C. (2013). Improvement of Retention Time Using Pulsed Back Gate Bias on UTBOX SOI Memory Cell. In EUROSOI 2013. Paris: Institut Superieur d'Électronique.
    • NLM

      Martino JA, Sasaki KRA, Nissimoff A, Almeida LM, Aoulaiche M, Simoen E, Claeys C. Improvement of Retention Time Using Pulsed Back Gate Bias on UTBOX SOI Memory Cell. EUROSOI 2013. 2013 ;[citado 2025 dez. 03 ]
    • Vancouver

      Martino JA, Sasaki KRA, Nissimoff A, Almeida LM, Aoulaiche M, Simoen E, Claeys C. Improvement of Retention Time Using Pulsed Back Gate Bias on UTBOX SOI Memory Cell. EUROSOI 2013. 2013 ;[citado 2025 dez. 03 ]
  • Fonte: EUROSOI 2013. Nome do evento: European Workshop on Silicon on Insulator Technology, Devices and Circuits. Unidade: EP

    Assunto: MICROELETRÔNICA (CONGRESSOS)

    Como citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINO, João Antonio et al. Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices. 2013, Anais.. Paris: Institut Superieur d'Électronique, 2013. . Acesso em: 03 dez. 2025.
    • APA

      Martino, J. A., Nicoletti, T., Sasaki, K. R. A., Aoulaiche, M., Simoen, E., & Claeys, C. (2013). Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices. In EUROSOI 2013. Paris: Institut Superieur d'Électronique.
    • NLM

      Martino JA, Nicoletti T, Sasaki KRA, Aoulaiche M, Simoen E, Claeys C. Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices. EUROSOI 2013. 2013 ;[citado 2025 dez. 03 ]
    • Vancouver

      Martino JA, Nicoletti T, Sasaki KRA, Aoulaiche M, Simoen E, Claeys C. Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices. EUROSOI 2013. 2013 ;[citado 2025 dez. 03 ]
  • Fonte: Microelectronics technology and devices, SBMicro. Nome do evento: International Symposium on Microelectronics Technology and Devices. Unidade: EP

    Assunto: MICROELETRÔNICA

    PrivadoAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SASAKI, Kátia Regina Akemi e ALMEIDA, L. M. e MARTINO, João Antonio. Impact of the extension region concentration on the UTBOX IT-FBRAM. 2012, Anais.. Pennington: Escola Politécnica, Universidade de São Paulo, 2012. Disponível em: https://doi.org/10.1149/04901.0281ecst. Acesso em: 03 dez. 2025.
    • APA

      Sasaki, K. R. A., Almeida, L. M., & Martino, J. A. (2012). Impact of the extension region concentration on the UTBOX IT-FBRAM. In Microelectronics technology and devices, SBMicro. Pennington: Escola Politécnica, Universidade de São Paulo. doi:10.1149/04901.0281ecst
    • NLM

      Sasaki KRA, Almeida LM, Martino JA. Impact of the extension region concentration on the UTBOX IT-FBRAM [Internet]. Microelectronics technology and devices, SBMicro. 2012 ;[citado 2025 dez. 03 ] Available from: https://doi.org/10.1149/04901.0281ecst
    • Vancouver

      Sasaki KRA, Almeida LM, Martino JA. Impact of the extension region concentration on the UTBOX IT-FBRAM [Internet]. Microelectronics technology and devices, SBMicro. 2012 ;[citado 2025 dez. 03 ] Available from: https://doi.org/10.1149/04901.0281ecst

Biblioteca Digital de Produção Intelectual da Universidade de São Paulo     2012 - 2025