ReP USP - Resultado da busca

Dissertação (Mestrado)
Automação e otimização do projeto de um oscilador controlável por tensão para aplicações em rádio frequência (2010)
Cabrera Salas, Dwight José; Vale Neto, José Vieira do (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS MOS, OSCILADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CABRERA SALAS, Dwight José. Automação e otimização do projeto de um oscilador controlável por tensão para aplicações em rádio frequência. 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-21122010-132451/. Acesso em: 05 nov. 2024.
APA
Cabrera Salas, D. J. (2010). Automação e otimização do projeto de um oscilador controlável por tensão para aplicações em rádio frequência (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-21122010-132451/
NLM
Cabrera Salas DJ. Automação e otimização do projeto de um oscilador controlável por tensão para aplicações em rádio frequência [Internet]. 2010 ;[citado 2024 nov. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-21122010-132451/
Vancouver
Cabrera Salas DJ. Automação e otimização do projeto de um oscilador controlável por tensão para aplicações em rádio frequência [Internet]. 2010 ;[citado 2024 nov. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-21122010-132451/
Dissertação (Mestrado)
Projeto de uma fonte de tensão de referência CMOS usando programação geométrica (2010)
Carrillo Castellanos, Juan José; Vale Neto, José Vieira do (Orientador)
Unidade: EP
Subjects: CIRCUITOS INTEGRADOS MOS (PROJETO), PROGRAMAÇÃO GEOMÉTRICA, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CARRILLO CASTELLANOS, Juan José. Projeto de uma fonte de tensão de referência CMOS usando programação geométrica. 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01032011-120430/. Acesso em: 05 nov. 2024.
APA
Carrillo Castellanos, J. J. (2010). Projeto de uma fonte de tensão de referência CMOS usando programação geométrica (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01032011-120430/
NLM
Carrillo Castellanos JJ. Projeto de uma fonte de tensão de referência CMOS usando programação geométrica [Internet]. 2010 ;[citado 2024 nov. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01032011-120430/
Vancouver
Carrillo Castellanos JJ. Projeto de uma fonte de tensão de referência CMOS usando programação geométrica [Internet]. 2010 ;[citado 2024 nov. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01032011-120430/
Trabalho de evento-resumo
Re-projeto de um oscilador controlável por tensão (VCO) (2004)
Ojima, Diego Takeshi; Vale Neto, José Vieira do
Source: SIICUSP 2004: resumos. Conference titles: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo. Unidade: EP
Assunto: OSCILADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OJIMA, Diego Takeshi e VALE NETO, José Vieira do. Re-projeto de um oscilador controlável por tensão (VCO). 2004, Anais.. São Paulo: USP, 2004. Disponível em: http://www.usp.br/siicusp/12osiicusp/index_2004.htm. Acesso em: 05 nov. 2024.
APA
Ojima, D. T., & Vale Neto, J. V. do. (2004). Re-projeto de um oscilador controlável por tensão (VCO). In SIICUSP 2004: resumos. São Paulo: USP. Recuperado de http://www.usp.br/siicusp/12osiicusp/index_2004.htm
NLM
Ojima DT, Vale Neto JV do. Re-projeto de um oscilador controlável por tensão (VCO) [Internet]. SIICUSP 2004: resumos. 2004 ;[citado 2024 nov. 05 ] Available from: http://www.usp.br/siicusp/12osiicusp/index_2004.htm
Vancouver
Ojima DT, Vale Neto JV do. Re-projeto de um oscilador controlável por tensão (VCO) [Internet]. SIICUSP 2004: resumos. 2004 ;[citado 2024 nov. 05 ] Available from: http://www.usp.br/siicusp/12osiicusp/index_2004.htm
Trabalho de evento
Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência (2004)
Vale Neto, José Vieira do
Source: MOMAG 2004 SBMO CBMag. Conference titles: Simpósio Brasileiro de Microondas e Optoeletrônica. Unidade: EP
Subjects: ELETROMAGNETISMO, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do. Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência. 2004, Anais.. São Paulo: SBMO / SBMag, 2004. . Acesso em: 05 nov. 2024.
APA
Vale Neto, J. V. do. (2004). Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência. In MOMAG 2004 SBMO CBMag. São Paulo: SBMO / SBMag.
NLM
Vale Neto JV do. Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência. MOMAG 2004 SBMO CBMag. 2004 ;[citado 2024 nov. 05 ]
Vancouver
Vale Neto JV do. Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência. MOMAG 2004 SBMO CBMag. 2004 ;[citado 2024 nov. 05 ]
Dissertação (Mestrado)
Um amplificador de potência para radiofreqüência em tecnologia CMOS (2004)
Triana, Rodrigo Alberto Llorente; Vale Neto, José Vieira do (Orientador)
Unidade: EP
Subjects: AMPLIFICADOR CLASSE B, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TRIANA, Rodrigo Alberto Llorente. Um amplificador de potência para radiofreqüência em tecnologia CMOS. 2004. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2004. . Acesso em: 05 nov. 2024.
APA
Triana, R. A. L. (2004). Um amplificador de potência para radiofreqüência em tecnologia CMOS (Dissertação (Mestrado). Universidade de São Paulo, São Paulo.
NLM
Triana RAL. Um amplificador de potência para radiofreqüência em tecnologia CMOS. 2004 ;[citado 2024 nov. 05 ]
Vancouver
Triana RAL. Um amplificador de potência para radiofreqüência em tecnologia CMOS. 2004 ;[citado 2024 nov. 05 ]
Dissertação (Mestrado)
Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência (2003)
Ohara, Gilson Mikio; Vale Neto, José Vieira do (Orientador)
Unidade: EP
Assunto: OSCILADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OHARA, Gilson Mikio. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. 2003. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2003. . Acesso em: 05 nov. 2024.
APA
Ohara, G. M. (2003). Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência (Dissertação (Mestrado). Universidade de São Paulo, São Paulo.
NLM
Ohara GM. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. 2003 ;[citado 2024 nov. 05 ]
Vancouver
Ohara GM. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. 2003 ;[citado 2024 nov. 05 ]
Relatorio tecnico
Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência (2003)
Ohara, Gilson Mikio; Vale Neto, José Vieira do
Unidade: EP
Subjects: OSCILADORES, CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OHARA, Gilson Mikio e VALE NETO, José Vieira do. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. . São Paulo: EPUSP. . Acesso em: 05 nov. 2024. , 2003
APA
Ohara, G. M., & Vale Neto, J. V. do. (2003). Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. São Paulo: EPUSP.
NLM
Ohara GM, Vale Neto JV do. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. 2003 ;[citado 2024 nov. 05 ]
Vancouver
Ohara GM, Vale Neto JV do. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. 2003 ;[citado 2024 nov. 05 ]
Dissertação (Mestrado)
Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis (2000)
Costa, Jefferson Perez Rodrigues; Vale Neto, José Vieira do (Orientador)
Unidade: EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COSTA, Jefferson Perez Rodrigues. Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis. 2000. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2000. . Acesso em: 05 nov. 2024.
APA
Costa, J. P. R. (2000). Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis (Dissertação (Mestrado). Universidade de São Paulo, São Paulo.
NLM
Costa JPR. Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis. 2000 ;[citado 2024 nov. 05 ]
Vancouver
Costa JPR. Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis. 2000 ;[citado 2024 nov. 05 ]
Trabalho de evento
A data path synthesis method to self-testable application specific integrated circuit (ASIC) (2000)
Costa, Jefferson Perez R.; Vale Neto, José Vieira do
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COSTA, Jefferson Perez R. e VALE NETO, José Vieira do. A data path synthesis method to self-testable application specific integrated circuit (ASIC). 2000, Anais.. Los Alamitos: IEEE, 2000. . Acesso em: 05 nov. 2024.
APA
Costa, J. P. R., & Vale Neto, J. V. do. (2000). A data path synthesis method to self-testable application specific integrated circuit (ASIC). In Proceedings. Los Alamitos: IEEE.
NLM
Costa JPR, Vale Neto JV do. A data path synthesis method to self-testable application specific integrated circuit (ASIC). Proceedings. 2000 ;[citado 2024 nov. 05 ]
Vancouver
Costa JPR, Vale Neto JV do. A data path synthesis method to self-testable application specific integrated circuit (ASIC). Proceedings. 2000 ;[citado 2024 nov. 05 ]
Monografia/livro
Sistemas digitales: elementos para un diseño a alto nivel (1999)
Rozo, A G; Wang, Jiang Chau ; Costés, L A; Guerrero, M; López, A; Ploger, P G; Strum, Marius; Vale Neto, José Vieira do; Villar, E; Wilberg, J
Unidade: EP
Assunto: PROCESSAMENTO DIGITAL DE SINAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROZO, A G et al. Sistemas digitales: elementos para un diseño a alto nivel. . Santafé de Bogotá: Uniandes. . Acesso em: 05 nov. 2024. , 1999
APA
Rozo, A. G., Wang, J. C., Costés, L. A., Guerrero, M., López, A., Ploger, P. G., et al. (1999). Sistemas digitales: elementos para un diseño a alto nivel. Santafé de Bogotá: Uniandes.
NLM
Rozo AG, Wang JC, Costés LA, Guerrero M, López A, Ploger PG, Strum M, Vale Neto JV do, Villar E, Wilberg J. Sistemas digitales: elementos para un diseño a alto nivel. 1999 ;[citado 2024 nov. 05 ]
Vancouver
Rozo AG, Wang JC, Costés LA, Guerrero M, López A, Ploger PG, Strum M, Vale Neto JV do, Villar E, Wilberg J. Sistemas digitales: elementos para un diseño a alto nivel. 1999 ;[citado 2024 nov. 05 ]
Artigo de periodico
RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes (1997)
Gerhard, André; Vale Neto, José Vieira do
Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GERHARD, André e VALE NETO, José Vieira do. RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes. 1997Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/cc6684a3-3612-46f4-86c0-9c77f5b8457b/977152.pdf. Acesso em: 05 nov. 2024.
APA
Gerhard, A., & Vale Neto, J. V. do. (1997). RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes. Recuperado de https://repositorio.usp.br/directbitstream/cc6684a3-3612-46f4-86c0-9c77f5b8457b/977152.pdf
NLM
Gerhard A, Vale Neto JV do. RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes [Internet]. 1997 ;[citado 2024 nov. 05 ] Available from: https://repositorio.usp.br/directbitstream/cc6684a3-3612-46f4-86c0-9c77f5b8457b/977152.pdf
Vancouver
Gerhard A, Vale Neto JV do. RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes [Internet]. 1997 ;[citado 2024 nov. 05 ] Available from: https://repositorio.usp.br/directbitstream/cc6684a3-3612-46f4-86c0-9c77f5b8457b/977152.pdf
Trabalho de evento
Transformations for functional modules in hierarchical high level synthesis (1997)
Teruya, M Y; Wang, Jiang Chau ; Vale Neto, José Vieira do; Strum, Marius; Jerraya, A A
Source: Proceedings. Conference titles: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TERUYA, M Y et al. Transformations for functional modules in hierarchical high level synthesis. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 05 nov. 2024.
APA
Teruya, M. Y., Wang, J. C., Vale Neto, J. V. do, Strum, M., & Jerraya, A. A. (1997). Transformations for functional modules in hierarchical high level synthesis. In Proceedings. Porto Alegre: UFRGS.
NLM
Teruya MY, Wang JC, Vale Neto JV do, Strum M, Jerraya AA. Transformations for functional modules in hierarchical high level synthesis. Proceedings. 1997 ;[citado 2024 nov. 05 ]
Vancouver
Teruya MY, Wang JC, Vale Neto JV do, Strum M, Jerraya AA. Transformations for functional modules in hierarchical high level synthesis. Proceedings. 1997 ;[citado 2024 nov. 05 ]
Trabalho de evento
A strategy for recursive high level synthesis (1997)
Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Teruya, M Y; Jerraya, A A
Source: Proceedings. Conference titles: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
STRUM, Marius et al. A strategy for recursive high level synthesis. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 05 nov. 2024.
APA
Strum, M., Vale Neto, J. V. do, Wang, J. C., Teruya, M. Y., & Jerraya, A. A. (1997). A strategy for recursive high level synthesis. In Proceedings. Porto Alegre: UFRGS.
NLM
Strum M, Vale Neto JV do, Wang JC, Teruya MY, Jerraya AA. A strategy for recursive high level synthesis. Proceedings. 1997 ;[citado 2024 nov. 05 ]
Vancouver
Strum M, Vale Neto JV do, Wang JC, Teruya MY, Jerraya AA. A strategy for recursive high level synthesis. Proceedings. 1997 ;[citado 2024 nov. 05 ]
Trabalho de evento
Built-in self test high level synthesis. (em CD-Rom) (1997)
Amazonas, José Roberto de Almeida ; Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Rouzeyre, B; Flottes, M L
Source: Proceedings. Conference titles: Conference of the Brazilian Microelectronics Society. Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, SEMICONDUTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AMAZONAS, José Roberto de Almeida et al. Built-in self test high level synthesis. (em CD-Rom). 1997, Anais.. Itajubá: SBMICRO/EFEI, 1997. . Acesso em: 05 nov. 2024.
APA
Amazonas, J. R. de A., Strum, M., Vale Neto, J. V. do, Wang, J. C., Rouzeyre, B., & Flottes, M. L. (1997). Built-in self test high level synthesis. (em CD-Rom). In Proceedings. Itajubá: SBMICRO/EFEI.
NLM
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flottes ML. Built-in self test high level synthesis. (em CD-Rom). Proceedings. 1997 ;[citado 2024 nov. 05 ]
Vancouver
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flottes ML. Built-in self test high level synthesis. (em CD-Rom). Proceedings. 1997 ;[citado 2024 nov. 05 ]
Trabalho de evento
Data path functional unites BIST plan optimization (1997)
Amazonas, José Roberto de Almeida ; Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Rouzeyre, B; Flotters, M L
Conference titles: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AMAZONAS, José Roberto de Almeida et al. Data path functional unites BIST plan optimization. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 05 nov. 2024.
APA
Amazonas, J. R. de A., Strum, M., Vale Neto, J. V. do, Wang, J. C., Rouzeyre, B., & Flotters, M. L. (1997). Data path functional unites BIST plan optimization. In . Porto Alegre: UFRGS.
NLM
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flotters ML. Data path functional unites BIST plan optimization. 1997 ;[citado 2024 nov. 05 ]
Vancouver
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flotters ML. Data path functional unites BIST plan optimization. 1997 ;[citado 2024 nov. 05 ]
Dissertação (Mestrado)
Uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes (1997)
Gerhard, André; Vale Neto, José Vieira do (Orientador)
Unidade: EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GERHARD, André. Uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes. 1997. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1997. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29082024-103625/pt-br.php. Acesso em: 05 nov. 2024.
APA
Gerhard, A. (1997). Uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29082024-103625/pt-br.php
NLM
Gerhard A. Uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes [Internet]. 1997 ;[citado 2024 nov. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29082024-103625/pt-br.php
Vancouver
Gerhard A. Uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes [Internet]. 1997 ;[citado 2024 nov. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29082024-103625/pt-br.php
Trabalho de evento
Filtro digital em asic em arquitetura direta (1996)
Vale Neto, José Vieira do
Source: Anais. Conference titles: Workshop Iberchip. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do. Filtro digital em asic em arquitetura direta. 1996, Anais.. São Paulo: Lsi-Epusp/Cti/Uab, 1996. . Acesso em: 05 nov. 2024.
APA
Vale Neto, J. V. do. (1996). Filtro digital em asic em arquitetura direta. In Anais. São Paulo: Lsi-Epusp/Cti/Uab.
NLM
Vale Neto JV do. Filtro digital em asic em arquitetura direta. Anais. 1996 ;[citado 2024 nov. 05 ]
Vancouver
Vale Neto JV do. Filtro digital em asic em arquitetura direta. Anais. 1996 ;[citado 2024 nov. 05 ]
Trabalho de evento
Filtro digital em asic em arquitetura microprogramada (1996)
Vale Neto, José Vieira do
Source: Anais. Conference titles: Workshop Iberchip. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do. Filtro digital em asic em arquitetura microprogramada. 1996, Anais.. São Paulo: Lsi-Epusp/Cti/Uab, 1996. . Acesso em: 05 nov. 2024.
APA
Vale Neto, J. V. do. (1996). Filtro digital em asic em arquitetura microprogramada. In Anais. São Paulo: Lsi-Epusp/Cti/Uab.
NLM
Vale Neto JV do. Filtro digital em asic em arquitetura microprogramada. Anais. 1996 ;[citado 2024 nov. 05 ]
Vancouver
Vale Neto JV do. Filtro digital em asic em arquitetura microprogramada. Anais. 1996 ;[citado 2024 nov. 05 ]
Dissertação (Mestrado)
Geração da arquitetura de filtros digitais seletivos para circuitos integrados de aplicação específica (ASIC) em processamento digital de sinais (1994)
Pires, Ricardo; Vale Neto, José Vieira do (Orientador)
Unidade: EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PIRES, Ricardo. Geração da arquitetura de filtros digitais seletivos para circuitos integrados de aplicação específica (ASIC) em processamento digital de sinais. 1994. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1994. . Acesso em: 05 nov. 2024.
APA
Pires, R. (1994). Geração da arquitetura de filtros digitais seletivos para circuitos integrados de aplicação específica (ASIC) em processamento digital de sinais (Dissertação (Mestrado). Universidade de São Paulo, São Paulo.
NLM
Pires R. Geração da arquitetura de filtros digitais seletivos para circuitos integrados de aplicação específica (ASIC) em processamento digital de sinais. 1994 ;[citado 2024 nov. 05 ]
Vancouver
Pires R. Geração da arquitetura de filtros digitais seletivos para circuitos integrados de aplicação específica (ASIC) em processamento digital de sinais. 1994 ;[citado 2024 nov. 05 ]
Relatorio tecnico
Gerafiltro sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic) (1994)
Pires, R; Vale Neto, José Vieira do
Unidade: EP
Assunto: FILTROS ELÉTRICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PIRES, R e VALE NETO, José Vieira do. Gerafiltro sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic). . São Paulo: Epusp. . Acesso em: 05 nov. 2024. , 1994
APA
Pires, R., & Vale Neto, J. V. do. (1994). Gerafiltro sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic). São Paulo: Epusp.
NLM
Pires R, Vale Neto JV do. Gerafiltro sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic). 1994 ;[citado 2024 nov. 05 ]
Vancouver
Pires R, Vale Neto JV do. Gerafiltro sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic). 1994 ;[citado 2024 nov. 05 ]

USP Schools

ReP

Filtros

Document Types

Departament

Authors

USP affiliated authors

Date published

Subjects

Source title

Publisher

Conference titles

Área de concentração