ReP USP - Resultado da busca

Trabalho de evento
Reconfigurable architecture for mathematical morphology using genetic programming and FPGAS (2010)
Pedrino, Emerson Carlos; Ogashawara, Osmar; Obac Roda, Valentin
Fonte: Proceedings. Nome do evento: IEEE International Parallel & Distributed Processing Symposium. Unidade: EESC
Assuntos: PROGRAMAÇÃO GENÉTICA, PROCESSAMENTO DE IMAGENS, RECONHECIMENTO DE PADRÕES, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEDRINO, Emerson Carlos e OGASHAWARA, Osmar e OBAC RODA, Valentin. Reconfigurable architecture for mathematical morphology using genetic programming and FPGAS. 2010, Anais.. Atlanta: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2010. . Acesso em: 19 abr. 2024.
APA
Pedrino, E. C., Ogashawara, O., & Obac Roda, V. (2010). Reconfigurable architecture for mathematical morphology using genetic programming and FPGAS. In Proceedings. Atlanta: Escola de Engenharia de São Carlos, Universidade de São Paulo.
NLM
Pedrino EC, Ogashawara O, Obac Roda V. Reconfigurable architecture for mathematical morphology using genetic programming and FPGAS. Proceedings. 2010 ;[citado 2024 abr. 19 ]
Vancouver
Pedrino EC, Ogashawara O, Obac Roda V. Reconfigurable architecture for mathematical morphology using genetic programming and FPGAS. Proceedings. 2010 ;[citado 2024 abr. 19 ]
Trabalho de evento
FPGA based real time non-linear image processor (2008)
Pedrino, Emerson Carlos; Obac Roda, Valentin; Ogashawara, Osmar
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidade: EESC
Assuntos: TEMPO-REAL, ARQUITETURAS PARALELAS, PROCESSAMENTO DIGITAL DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEDRINO, Emerson Carlos e OBAC RODA, Valentin e OGASHAWARA, Osmar. FPGA based real time non-linear image processor. 2008, Anais.. Piscataway: IEEE, 2008. . Acesso em: 19 abr. 2024.
APA
Pedrino, E. C., Obac Roda, V., & Ogashawara, O. (2008). FPGA based real time non-linear image processor. In Proceedings. Piscataway: IEEE.
NLM
Pedrino EC, Obac Roda V, Ogashawara O. FPGA based real time non-linear image processor. Proceedings. 2008 ;[citado 2024 abr. 19 ]
Vancouver
Pedrino EC, Obac Roda V, Ogashawara O. FPGA based real time non-linear image processor. Proceedings. 2008 ;[citado 2024 abr. 19 ]
Tese (Doutorado)
Métodos de linearização e redução de ordem aplicados ao motor de indução (1997)
Ogashawara, Osmar; Cunha Júnior, Henrique Antunes (Orientador)
Unidade: EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OGASHAWARA, Osmar. Métodos de linearização e redução de ordem aplicados ao motor de indução. 1997. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 1997. . Acesso em: 19 abr. 2024.
APA
Ogashawara, O. (1997). Métodos de linearização e redução de ordem aplicados ao motor de indução (Tese (Doutorado). Universidade de São Paulo, São Paulo.
NLM
Ogashawara O. Métodos de linearização e redução de ordem aplicados ao motor de indução. 1997 ;[citado 2024 abr. 19 ]
Vancouver
Ogashawara O. Métodos de linearização e redução de ordem aplicados ao motor de indução. 1997 ;[citado 2024 abr. 19 ]
Dissertação (Mestrado)
Estudo de controle microprocessado de inversor de corrente e motor de inducao (1991)
Ogashawara, Osmar; Cunha Júnior, Henrique Antunes (Orientador)
Unidade: EESC
Assunto: ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OGASHAWARA, Osmar. Estudo de controle microprocessado de inversor de corrente e motor de inducao. 1991. Dissertação (Mestrado) – Universidade de São Paulo, Sao Carlos, 1991. . Acesso em: 19 abr. 2024.
APA
Ogashawara, O. (1991). Estudo de controle microprocessado de inversor de corrente e motor de inducao (Dissertação (Mestrado). Universidade de São Paulo, Sao Carlos.
NLM
Ogashawara O. Estudo de controle microprocessado de inversor de corrente e motor de inducao. 1991 ;[citado 2024 abr. 19 ]
Vancouver
Ogashawara O. Estudo de controle microprocessado de inversor de corrente e motor de inducao. 1991 ;[citado 2024 abr. 19 ]
Trabalho de evento-resumo
Expansão de memória (1984)
Ogashawara, Osmar; Gonzaga, Adilson
Fonte: Anais. Nome do evento: Congresso de Iniciação Científica e Tecnológica em Engenharia. Unidade: EESC
Assunto: MEMÓRIA RAM
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OGASHAWARA, Osmar e GONZAGA, Adilson. Expansão de memória. 1984, Anais.. São Carlos: CETEPE/EESC-USP, 1984. . Acesso em: 19 abr. 2024.
APA
Ogashawara, O., & Gonzaga, A. (1984). Expansão de memória. In Anais. São Carlos: CETEPE/EESC-USP.
NLM
Ogashawara O, Gonzaga A. Expansão de memória. Anais. 1984 ;[citado 2024 abr. 19 ]
Vancouver
Ogashawara O, Gonzaga A. Expansão de memória. Anais. 1984 ;[citado 2024 abr. 19 ]

Unidades USP

ReP

Filtros

Assuntos