ReP USP - Resultado da busca

Dissertação (Mestrado)
Estudo de transistores FinFET de germânio com canal não tensionado. (2020)
Gonçalves, Guilherme Vieira; Martino, João Antonio (Orientador) ; Oliveira, Alberto Vinicius de (coorient)
Unidade: EP
Subjects: MICROELETRÔNICA, SEMICONDUTORES, TRANSISTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GONÇALVES, Guilherme Vieira. Estudo de transistores FinFET de germânio com canal não tensionado. 2020. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2020. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12042021-154721/. Acesso em: 13 nov. 2024.
APA
Gonçalves, G. V. (2020). Estudo de transistores FinFET de germânio com canal não tensionado. (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12042021-154721/
NLM
Gonçalves GV. Estudo de transistores FinFET de germânio com canal não tensionado. [Internet]. 2020 ;[citado 2024 nov. 13 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12042021-154721/
Vancouver
Gonçalves GV. Estudo de transistores FinFET de germânio com canal não tensionado. [Internet]. 2020 ;[citado 2024 nov. 13 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12042021-154721/
Artigo de periodico
Low-Frequency Noise Assessment of Different Ge pFinFET STI Processes (2016)
Oliveira, Alberto Vinicius de; Simoen, Eddy ; Mitard Jerome; Agopian, Paula Ghedini Der ; Langer, Robert; Witters, Liesbeth J; Martino, João Antonio
Source: IEEE Transactions on Electron Devices. Unidade: EP
Subjects: MICROELETRÔNICA, SILÍCIO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Alberto Vinicius de et al. Low-Frequency Noise Assessment of Different Ge pFinFET STI Processes. IEEE Transactions on Electron Devices, v. 63, n. 10, p. 4031-4037, 2016Tradução . . Disponível em: https://doi.org/10.1109/ted.2016.2598288. Acesso em: 13 nov. 2024.
APA
Oliveira, A. V. de, Simoen, E., Mitard Jerome,, Agopian, P. G. D., Langer, R., Witters, L. J., & Martino, J. A. (2016). Low-Frequency Noise Assessment of Different Ge pFinFET STI Processes. IEEE Transactions on Electron Devices, 63( 10), 4031-4037. doi:10.1109/ted.2016.2598288
NLM
Oliveira AV de, Simoen E, Mitard Jerome, Agopian PGD, Langer R, Witters LJ, Martino JA. Low-Frequency Noise Assessment of Different Ge pFinFET STI Processes [Internet]. IEEE Transactions on Electron Devices. 2016 ; 63( 10): 4031-4037.[citado 2024 nov. 13 ] Available from: https://doi.org/10.1109/ted.2016.2598288
Vancouver
Oliveira AV de, Simoen E, Mitard Jerome, Agopian PGD, Langer R, Witters LJ, Martino JA. Low-Frequency Noise Assessment of Different Ge pFinFET STI Processes [Internet]. IEEE Transactions on Electron Devices. 2016 ; 63( 10): 4031-4037.[citado 2024 nov. 13 ] Available from: https://doi.org/10.1109/ted.2016.2598288
Tese (Doutorado)
Estudo de transistores de porta tripla (FinFETs) de silício e de germânio (2016)
Oliveira, Alberto Vinicius de; Martino, João Antonio (Orientador) ; Agopian, Paula Ghedini Der (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, TRANSISTORES, SILÍCIO, GERMÂNIO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Alberto Vinicius de. Estudo de transistores de porta tripla (FinFETs) de silício e de germânio. 2016. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-21032017-152959/. Acesso em: 13 nov. 2024.
APA
Oliveira, A. V. de. (2016). Estudo de transistores de porta tripla (FinFETs) de silício e de germânio (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-21032017-152959/
NLM
Oliveira AV de. Estudo de transistores de porta tripla (FinFETs) de silício e de germânio [Internet]. 2016 ;[citado 2024 nov. 13 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-21032017-152959/
Vancouver
Oliveira AV de. Estudo de transistores de porta tripla (FinFETs) de silício e de germânio [Internet]. 2016 ;[citado 2024 nov. 13 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-21032017-152959/
Artigo de periodico
Split CV mobility at low temperature operation of Ge pFinFETs fabricated with STI first and last processes (2016)
Oliveira, Alberto Vinicius de; Agopian, Paula Ghedini Der ; Simoen, Eddy ; Langer, Robert; Collaert, Nadine ; Thean, Aaron; Claeys, Cor ; Martino, João Antonio
Source: Semiconductor Science and Technology. Unidade: EP
Subjects: SEMICONDUTORES, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Alberto Vinicius de et al. Split CV mobility at low temperature operation of Ge pFinFETs fabricated with STI first and last processes. Semiconductor Science and Technology, v. 31, n. 11, p. 114002 , 2016Tradução . . Disponível em: https://doi.org/10.1088/0268-1242/31/11/114002. Acesso em: 13 nov. 2024.
APA
Oliveira, A. V. de, Agopian, P. G. D., Simoen, E., Langer, R., Collaert, N., Thean, A., et al. (2016). Split CV mobility at low temperature operation of Ge pFinFETs fabricated with STI first and last processes. Semiconductor Science and Technology, 31( 11), 114002 . doi:10.1088/0268-1242/31/11/114002
NLM
Oliveira AV de, Agopian PGD, Simoen E, Langer R, Collaert N, Thean A, Claeys C, Martino JA. Split CV mobility at low temperature operation of Ge pFinFETs fabricated with STI first and last processes [Internet]. Semiconductor Science and Technology. 2016 ; 31( 11): 114002 .[citado 2024 nov. 13 ] Available from: https://doi.org/10.1088/0268-1242/31/11/114002
Vancouver
Oliveira AV de, Agopian PGD, Simoen E, Langer R, Collaert N, Thean A, Claeys C, Martino JA. Split CV mobility at low temperature operation of Ge pFinFETs fabricated with STI first and last processes [Internet]. Semiconductor Science and Technology. 2016 ; 31( 11): 114002 .[citado 2024 nov. 13 ] Available from: https://doi.org/10.1088/0268-1242/31/11/114002
Artigo de periodico
GR-Noise Characterization of Ge pFinFETs With STI First and STI Last Processes (2016)
Oliveira, Alberto Vinicius de; Simoen, Eddy ; Mitard, Jerome; Agopian, Paula Ghedini Der ; Langer, Robert; Witters, Liesbeth J; Martino, João Antonio
Source: IEEE Electron Device Letters. Unidade: EP
Subjects: SEMICONDUTORES, SILÍCIO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Alberto Vinicius de et al. GR-Noise Characterization of Ge pFinFETs With STI First and STI Last Processes. IEEE Electron Device Letters, v. 37, n. 9, p. 1092-1095, 2016Tradução . . Disponível em: https://doi.org/10.1109/led.2016.2595398. Acesso em: 13 nov. 2024.
APA
Oliveira, A. V. de, Simoen, E., Mitard, J., Agopian, P. G. D., Langer, R., Witters, L. J., & Martino, J. A. (2016). GR-Noise Characterization of Ge pFinFETs With STI First and STI Last Processes. IEEE Electron Device Letters, 37( 9), 1092-1095. doi:10.1109/led.2016.2595398
NLM
Oliveira AV de, Simoen E, Mitard J, Agopian PGD, Langer R, Witters LJ, Martino JA. GR-Noise Characterization of Ge pFinFETs With STI First and STI Last Processes [Internet]. IEEE Electron Device Letters. 2016 ; 37( 9): 1092-1095.[citado 2024 nov. 13 ] Available from: https://doi.org/10.1109/led.2016.2595398
Vancouver
Oliveira AV de, Simoen E, Mitard J, Agopian PGD, Langer R, Witters LJ, Martino JA. GR-Noise Characterization of Ge pFinFETs With STI First and STI Last Processes [Internet]. IEEE Electron Device Letters. 2016 ; 37( 9): 1092-1095.[citado 2024 nov. 13 ] Available from: https://doi.org/10.1109/led.2016.2595398
Artigo de periodico
Impact of Gate Stack Layer Composition on Dynamic Threshold Voltage and Analog Parameters of Ge pMOSFETs (2016)
Oliveira, Alberto Vinicius de; Simoen, Eddy ; Thean, Aaron; Agopian, Paula Ghedini Der ; Martino, João Antonio ; Claeys, Cor ; Mertens, Hans; Collaert, Nadine
Source: ECS Transactions volume 66 issue 5 on pages 309 to 314. Unidade: EP
Subjects: MICROELETRÔNICA, TRANSISTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Alberto Vinicius de et al. Impact of Gate Stack Layer Composition on Dynamic Threshold Voltage and Analog Parameters of Ge pMOSFETs. ECS Transactions volume 66 issue 5 on pages 309 to 314, v. 66, n. 5, p. 309-314, 2016Tradução . . Disponível em: https://doi.org/10.1149/06605.0309ecst. Acesso em: 13 nov. 2024.
APA
Oliveira, A. V. de, Simoen, E., Thean, A., Agopian, P. G. D., Martino, J. A., Claeys, C., et al. (2016). Impact of Gate Stack Layer Composition on Dynamic Threshold Voltage and Analog Parameters of Ge pMOSFETs. ECS Transactions volume 66 issue 5 on pages 309 to 314, 66( 5), 309-314. doi:10.1149/06605.0309ecst
NLM
Oliveira AV de, Simoen E, Thean A, Agopian PGD, Martino JA, Claeys C, Mertens H, Collaert N. Impact of Gate Stack Layer Composition on Dynamic Threshold Voltage and Analog Parameters of Ge pMOSFETs [Internet]. ECS Transactions volume 66 issue 5 on pages 309 to 314. 2016 ; 66( 5): 309-314.[citado 2024 nov. 13 ] Available from: https://doi.org/10.1149/06605.0309ecst
Vancouver
Oliveira AV de, Simoen E, Thean A, Agopian PGD, Martino JA, Claeys C, Mertens H, Collaert N. Impact of Gate Stack Layer Composition on Dynamic Threshold Voltage and Analog Parameters of Ge pMOSFETs [Internet]. ECS Transactions volume 66 issue 5 on pages 309 to 314. 2016 ; 66( 5): 309-314.[citado 2024 nov. 13 ] Available from: https://doi.org/10.1149/06605.0309ecst
Artigo de periodico
Comparative analysis of the intrinsic voltage gain and unit gain frequency between SOI and bulk FinFETs up to high temperatures (2016)
Oliveira, Alberto Vinicius de; Collaert, Nadine ; Thean, Aaron; Claeys, Cor ; Simoen, Eddy ; Agopian, Paula Ghedini Der ; Martino, João Antonio
Source: Solid-State Electronics. Unidade: EP
Subjects: SEMICONDUTORES, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Alberto Vinicius de et al. Comparative analysis of the intrinsic voltage gain and unit gain frequency between SOI and bulk FinFETs up to high temperatures. Solid-State Electronics, v. 123, p. 124-129, 2016Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2016.05.004. Acesso em: 13 nov. 2024.
APA
Oliveira, A. V. de, Collaert, N., Thean, A., Claeys, C., Simoen, E., Agopian, P. G. D., & Martino, J. A. (2016). Comparative analysis of the intrinsic voltage gain and unit gain frequency between SOI and bulk FinFETs up to high temperatures. Solid-State Electronics, 123, 124-129. doi:10.1016/j.sse.2016.05.004
NLM
Oliveira AV de, Collaert N, Thean A, Claeys C, Simoen E, Agopian PGD, Martino JA. Comparative analysis of the intrinsic voltage gain and unit gain frequency between SOI and bulk FinFETs up to high temperatures [Internet]. Solid-State Electronics. 2016 ; 123 124-129.[citado 2024 nov. 13 ] Available from: https://doi.org/10.1016/j.sse.2016.05.004
Vancouver
Oliveira AV de, Collaert N, Thean A, Claeys C, Simoen E, Agopian PGD, Martino JA. Comparative analysis of the intrinsic voltage gain and unit gain frequency between SOI and bulk FinFETs up to high temperatures [Internet]. Solid-State Electronics. 2016 ; 123 124-129.[citado 2024 nov. 13 ] Available from: https://doi.org/10.1016/j.sse.2016.05.004

USP Schools

ReP

Filtros

Authors

Source title