Filtros : "ARQUITETURA RECONFIGURÁVEL" Limpar

Filtros



Limitar por data


  • Unidade: ICMC

    Assuntos: VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SILVA, Antonio Carlos Fernandes da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware. 2015. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/. Acesso em: 28 mar. 2024.
    • APA

      Silva, A. C. F. da. (2015). ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
    • NLM

      Silva ACF da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
    • Vancouver

      Silva ACF da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
  • Unidade: EP

    Assuntos: MICROELETRÔNICA, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GOMES FILHO, Jonas. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip. 2014. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/. Acesso em: 28 mar. 2024.
    • APA

      Gomes Filho, J. (2014). Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/
    • NLM

      Gomes Filho J. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/
    • Vancouver

      Gomes Filho J. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/
  • Unidade: EP

    Assuntos: CAD, CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CORSO SARMIENTO, Jorge Arturo. Plataforma de co-emulação de falhas em circuitos integrados. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/. Acesso em: 28 mar. 2024.
    • APA

      Corso Sarmiento, J. A. (2011). Plataforma de co-emulação de falhas em circuitos integrados (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
    • NLM

      Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
    • Vancouver

      Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
  • Unidade: EP

    Assuntos: ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GOMES FILHO, Jonas. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/. Acesso em: 28 mar. 2024.
    • APA

      Gomes Filho, J. (2010). Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
    • NLM

      Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
    • Vancouver

      Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
  • Unidade: EP

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, MICROELETRÔNICA, CAD, CIRCUITOS DE CHAVEAMENTO

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      RAFFO JARA, Mario Andrés. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos. 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/. Acesso em: 28 mar. 2024.
    • APA

      Raffo Jara, M. A. (2010). Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
    • NLM

      Raffo Jara MA. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
    • Vancouver

      Raffo Jara MA. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
  • Fonte: Proceedings. Nome do evento: Escola Regional de Alto Desempenho - ERAD. Unidade: ICMC

    Assuntos: SISTEMAS EMBUTIDOS, VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ZELI, Rodrigo P. e SILVA, Jorge Luiz e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória. 2009, Anais.. Porto Alegre, RS: SBC, 2009. Disponível em: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf. Acesso em: 28 mar. 2024.
    • APA

      Zeli, R. P., & Silva, J. L. e. (2009). ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória. In Proceedings. Porto Alegre, RS: SBC. Recuperado de http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
    • NLM

      Zeli RP, Silva JL e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória [Internet]. Proceedings. 2009 ;[citado 2024 mar. 28 ] Available from: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
    • Vancouver

      Zeli RP, Silva JL e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória [Internet]. Proceedings. 2009 ;[citado 2024 mar. 28 ] Available from: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
  • Unidade: EP

    Assuntos: ENGENHARIA DE COMPUTAÇÃO, ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      KERR JUNIOR, Roberto Borges. Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache. 2008. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-01102008-135441/. Acesso em: 28 mar. 2024.
    • APA

      Kerr Junior, R. B. (2008). Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-01102008-135441/
    • NLM

      Kerr Junior RB. Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache [Internet]. 2008 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-01102008-135441/
    • Vancouver

      Kerr Junior RB. Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache [Internet]. 2008 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-01102008-135441/
  • Unidade: EP

    Assuntos: CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS INTEGRADOS, MICROELETRÔNICA, CAD

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      VALIANTE FILHO, Filippo. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. 2008. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/. Acesso em: 28 mar. 2024.
    • APA

      Valiante Filho, F. (2008). Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
    • NLM

      Valiante Filho F. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
    • Vancouver

      Valiante Filho F. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
  • Unidade: EP

    Assuntos: MICROELETRÔNICA, CIRCUITOS INTEGRADOS (PROJETO), COMPUTAÇÃO RECONFIGURÁVEL (METODOLOGIA), ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      KOJIMA, Leandro. Metodologia de projeto de sistemas dinamicamente reconfiguráveis. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/. Acesso em: 28 mar. 2024.
    • APA

      Kojima, L. (2007). Metodologia de projeto de sistemas dinamicamente reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
    • NLM

      Kojima L. Metodologia de projeto de sistemas dinamicamente reconfiguráveis [Internet]. 2007 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
    • Vancouver

      Kojima L. Metodologia de projeto de sistemas dinamicamente reconfiguráveis [Internet]. 2007 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
  • Unidade: ICMC

    Assuntos: C (LINGUAGEM DE PROGRAMAÇÃO), HARDWARE, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      LOPES, Joelmir José. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/. Acesso em: 28 mar. 2024.
    • APA

      Lopes, J. J. (2007). Estudos e avaliações de compiladores para arquiteturas reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
    • NLM

      Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
    • Vancouver

      Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 mar. 28 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
  • Fonte: FPGA-Based Systems. Unidade: ICMC

    Assunto: ARQUITETURA RECONFIGURÁVEL

    Como citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SILVA, Jorge Luiz e e VERONESI, Ricardo Luis Martins. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). FPGA-Based Systems. Tradução . Tandil: Papier, 2006. . . Acesso em: 28 mar. 2024.
    • APA

      Silva, J. L. e, & Veronesi, R. L. M. (2006). RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In FPGA-Based Systems. Tandil: Papier.
    • NLM

      Silva JL e, Veronesi RLM. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems. Tandil: Papier; 2006. [citado 2024 mar. 28 ]
    • Vancouver

      Silva JL e, Veronesi RLM. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems. Tandil: Papier; 2006. [citado 2024 mar. 28 ]

Biblioteca Digital de Produção Intelectual da Universidade de São Paulo     2012 - 2024