Síntese de sistemas digitais em VHDL para tecnologias FPGA e ASIC (1998)
Conference titles: Simpósio de Iniciação Científica da Universidade de São Paulo. Unidade: EESCSubjects: ENGENHARIA ELÉTRICA, PROCESSAMENTO DIGITAL DE SINAIS
ABNT
FERREIRA, F A e PEREIRA, José Carlos. Síntese de sistemas digitais em VHDL para tecnologias FPGA e ASIC. 1998, Anais.. São Paulo: USP, 1998. . Acesso em: 23 maio 2024.APA
Ferreira, F. A., & Pereira, J. C. (1998). Síntese de sistemas digitais em VHDL para tecnologias FPGA e ASIC. In . São Paulo: USP.NLM
Ferreira FA, Pereira JC. Síntese de sistemas digitais em VHDL para tecnologias FPGA e ASIC. 1998 ;[citado 2024 maio 23 ]Vancouver
Ferreira FA, Pereira JC. Síntese de sistemas digitais em VHDL para tecnologias FPGA e ASIC. 1998 ;[citado 2024 maio 23 ]